5秒后页面跳转
捷配首页

Datasheet > ICS8702
ICS8702 PDF预览

ICS8702

更新时间： 2024-01-09 12:09:40
品牌 Logo 应用领域
矽成 - ICSI 时钟发生器
页数 文件大小 规格书
12页 220K
描述
LOW SKEW ±1, ±2 CLOCK GENERATOR

阅读下载

中文翻译

获取价格

ICS8702 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Transferred零件包装代码：QFP
包装说明：LFQFP, QFP48,.35SQ,20针数：48
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.19其他特性：ALSO OPERATES AT MIXED 3.3V CORE AND 2.5V OUTPUT SUPPLY
系列：8702输入调节：DIFFERENTIAL
JESD-30 代码：S-PQFP-G48JESD-609代码：e0
长度：7 mm逻辑集成电路类型：CLOCK DRIVER
最大I（ol）：0.027 A功能数量：1
反相输出次数：端子数量：48
实输出次数：20最高工作温度：70 °C
最低工作温度：输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：LFQFP
封装等效代码：QFP48,.35SQ,20封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE, FINE PITCH峰值回流温度（摄氏度）：NOT SPECIFIED
电源：2.5/3.3,3.3 VProp。Delay @ Nom-Sup：3.6 ns
传播延迟（tpd）：3.6 ns认证状态：Not Qualified
Same Edge Skew-Max（tskwd）：0.2 ns座面最大高度：1.6 mm
子类别：Clock Drivers最大供电电压 (Vsup)：3.465 V
最小供电电压 (Vsup)：3.135 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7 mm
Base Number Matches：1

ICS8702 数据手册

 浏览型号ICS8702的Datasheet PDF文件第2页浏览型号ICS8702的Datasheet PDF文件第3页浏览型号ICS8702的Datasheet PDF文件第4页浏览型号ICS8702的Datasheet PDF文件第5页浏览型号ICS8702的Datasheet PDF文件第6页浏览型号ICS8702的Datasheet PDF文件第7页 
Integrated  
Circuit  
Systems, Inc.  
ICS8702  
LOW SKEW ¸1, ¸2  
CLOCK GENERATOR  
GENERAL DESCRIPTION  
FEATURES  
The ICS8702 is a very low skew, ÷1, ÷2 Clock • 20 LVCMOS outputs, 7Ω typical output impedance  
,&6  
Generator and a member of the HiPerClockS™  
• Output frequency up to 250 MHz  
HiPerClockS™ family of High Performance Clock Solutions  
from ICS. The ICS8702 is designed to trans-  
• 150ps bank skew, 200ps output, 250ps multiple frequency  
skew, 650ps part-to-part skew  
late any differential signal levels to LVCMOS lev-  
els. True or inverting, single-ended to LVCMOS translation  
can be achieved with a resistor bias on the nCLK or CLK  
inputs, respectively. The effective fanout can be increased  
from 20 to 40 by utilizing the ability of the outputs to drive two  
series terminated lines.  
• Translates any differential input signal (PECL, HSTL, LVDS)  
to LVCMOS levels without external bias networks  
• Translates any single-ended input signal to LVCMOS levels  
with a resistor bias on nCLK input  
The divide select inputs, DIV_SELx, control the output fre-  
quency of each bank. The outputs can be utilized in the ÷1,  
÷2 or a combination of ÷1 and ÷2 modes. The bank enable  
inputs, BANK_EN0:1, supports enabling and disabling each  
bank of outputs individually. The master reset input, nMR/OE,  
resets the internal frequency dividers and also controls the  
enabling and disabling of all outputs simultaneously.  
• Translates any single-ended input signal to inverted LVCMOS  
levels with a resistor bias on CLK input  
• LVCMOS / LVTTLcontrol inputs  
• Bank enable logic allows unused banks to be disabled  
in reduced fanout applications  
• 3.3V or mixed 3.3V input, 2.5V output operating  
supply modes  
The ICS8702 is characterized at 3.3V and mixed 3.3V input  
supply, and 2.5V output supply operating modes. Guaranteed  
bank, output, multiple frequency and part-to-part skew char-  
acteristics make the ICS8702 ideal for those clock distribu-  
tion applications demanding well defined performance and  
repeatability.  
• 48 lead low-profile QFP (LQFP), 7mm x 7mm x 1.4mm  
package body, 0.5mm package lead pitch  
• 0°C to 70°C ambient operating temperature  
• Other divide values available on request  
BLOCK DIAGRAM  
PIN ASSIGNMENT  
÷1  
÷2  
1
0
CLK  
nCLK  
QAO - QA4  
QB0 - QB4  
QC0 - QC4  
QD0 - QD4  
48 47 46 45 44 43 42 41 40 39 38 37  
QC3  
VDDO  
QC4  
1
DIV_SELA  
DIV_SELB  
DIV_SELC  
DIV_SELD  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
QB1  
2
VDDO  
QB0  
1
0
3
QD0  
4
QA4  
VDDO  
QD1  
5
VDD0  
QA3  
6
ICS8702  
1
0
GND  
QD2  
7
GND  
QA2  
8
GND  
QD3  
9
GND  
QA1  
10  
11  
12  
VDDO  
QD4  
VDDO  
QA0  
1
0
13 14 15 16 17 18 19 20 21 22 23 24  
nMR/OE  
BANK_EN0  
BANK_EN1  
Bank Enable  
Logic  
48-Lead LQFP  
Y Package  
Top View  
8702  
www.icst.com  
REV. A - AUGUST 7, 2000  
1
1234567...12

中文翻译

下载PDF

与ICS8702相关器件

型号 品牌 获取价格 描述 数据表
ICS87021AMIT IDT

获取价格

 		Low Skew Clock Driver, 87021 Series, 2 True Output(s), 0 Inverted Output(s), PDSO8, 3.90 X
ICS8702BY ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR
ICS8702BYLF IDT

获取价格

 		Low Skew Clock Driver, 8702 Series, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7
ICS8702BYLFT IDT

获取价格

 		Low Skew Clock Driver, 8702 Series, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7
ICS8702BYT ICSI

获取价格

 		LOW SKEW ±1, ±2 CLOCK GENERATOR
ICS8702BY-T IDT

获取价格

 		Clock Driver, 8702 Series, 20 True Output(s), 0 Inverted Output(s), PQFP48, 7 X 7 MM, 1.40
ICS8705 IDT

获取价格

 		ZERO DELAY, DIFFERENTIAL-TO-LVCMOS/LVTTL CLOCK GENERATOR
ICS8705 ICSI

获取价格

 		ZERO DELAY, DIFFERENTIAL-TO-LVCMOS/LVTTL CLOCK GENERATOR
ICS8705AY IDT

获取价格

 		PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM
ICS8705AYLF IDT

获取价格

 		PLL Based Clock Driver, 8 True Output(s), 0 Inverted Output(s), PQFP32, 7 X 7 MM, 1.40 MM

与ICS8702相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证