Datasheet > ICS87002AG-02LF

ICS87002AG-02LF

更新时间： 2024-01-30 20:36:40

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
16页	709K
描述
PLL Based Clock Driver, 87002 Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50 X 4.40 MM, 0.92 MM HEIGHT, ROHS COMPLIANT, PLASTIC, MO-153, TSS0P20

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

ICS87002AG-02LF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	End Of Life	零件包装代码：	TSSOP
包装说明：	6.50 X 4.40 MM, 0.92 MM HEIGHT, ROHS COMPLIANT, PLASTIC, MO-153, TSS0P20	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.16
其他特性：	ALSO OPERATES AT 3.3V SUPPLY	系列：	87002
输入调节：	DIFFERENTIAL	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e3	长度：	6.5 mm
逻辑集成电路类型：	PLL BASED CLOCK DRIVER	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	20	实输出次数：	2
最高工作温度：	70 °C	最低工作温度：
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
电源：	2.5/3.3 V	Prop。Delay @ Nom-Sup：	6.7 ns
传播延迟（tpd）：	6.7 ns	认证状态：	Not Qualified
Same Edge Skew-Max（tskwd）：	0.035 ns	座面最大高度：	1.2 mm
子类别：	Clock Drivers	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn) - annealed	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	4.4 mm
最小 fmax：	15.625 MHz	Base Number Matches：	1

ICS87002AG-02LF 数据手册

1:2, Differential-to-LVCMOS/LVTTL

Zero Delay Clock Generator

ICS87002-02

DATA SHEET

General Description

Features

The ICS87002-02 is a highly versatile 1:2 Differential-to-

• Two LVCMOS/LVTTL outputs, 7Ω typical output impedance

LVCMOS/LVTTL Clock Generator. The ICS87002-02 has a

differential clock input. The CLK, nCLK pair can accept most

standard differential input levels. Internal bias on the nCLK input

allows the CLK input to accept LVCMOS/LVTTL. The ICS87002-02

has a fully integrated PLL and can be configured as zero delay

buffer, multiplier or divider and has an input and output frequency

range of 15.625MHz to 250MHz. The reference divider, feedback

divider and output divider are each programmable, thereby allowing

for the following output-to-input frequency ratios: 8:1, 4:1, 2:1, 1:1,

1:2, 1:4, 1:8. The external feedback allows the device to achieve

“zero delay” between the input clock and the output clocks. The

PLL_SEL pin can be used to bypass the PLL for system test and

debug purposes. In bypass mode, the reference clock is routed

around the PLL and into the internal output dividers.

• CLK, nCLK pair can accept the following differential

input levels: LVPECL, LVDS, HSTL, HCSL, SSTL

• Internal bias on nCLK to support LVCMOS/LVTTL levels on CLK

input

• Output frequency range: 15.625MHz to 250MHz

• Input frequency range: 15.625MHz to 250MHz

• VCO range: 250MHz to 500MHz

• External feedback for “zero delay” clock regeneration

with configurable frequencies

• Programmable dividers allow for the following output-to-input

frequency ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8

• Fully integrated PLL

• Cycle-to-cycle jitter: 45ps (maximum)

• Output skew: 35ps (maximum)

• Static phase offset: -10ps 150ps (3.3V 5ꢀ)

• Full 3.3V or 2.5V operating supply

• 5V tolerant inputs

• 0°C to 70°C ambient operating temperature

• Available in both standard (RoHS 5) and lead-free (RoHS 6)

packages

• Industrial temperature information available upon request

Block Diagram

Pin Assignment

Pullup

PLL_SEL

GND

V^DDO

÷2, ÷4, ÷8, ÷16

V_DDO

SEL0

GND

V^DDO

÷32, ÷64, ÷128

SEL1

SEL2

SEL3

V_DD

CLK

nCLK 10

16 nc

Pulldown

Pullup/Pulldown

CLK

nCLK

14 FB_IN

13 PLL_SEL

PLL

VDDA

GND

8:1, 4:1, 2:1, 1:1,

1:2, 1:4, 1:8

Pulldown

FB_IN

ICS87002-02

20-Lead TSSOP

6.50mm x 4.40mm x 0.925mm package body

G Package

Top View

Pulldown

SEL0

SEL1

SEL2

SEL3

Pulldown

ICS87002AG-02 REVISION C AUGUST 9, 2010

12 3 4 5 6 7...16

中文翻译

下载PDF

ICS87002AG-02LF 替代型号

型号	品牌	替代类型	描述	数据表
ICS87002AG-02LFT	IDT	功能相似	PLL Based Clock Driver, 87002 Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50

与ICS87002AG-02LF相关器件

型号	品牌	获取价格	描述	数据表
ICS87002AG-02LFT	IDT	获取价格	PLL Based Clock Driver, 87002 Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87002AG-02T	IDT	获取价格	PLL Based Clock Driver, 87002 Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87002AG-02T-LF	IDT	获取价格	PLL Based Clock Driver, 87002 Series, 2 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87004	ICSI	获取价格	1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL ZERO DELAY CLOCK GENERATOR
ICS87004AG	ICSI	获取价格	1:4, DIFFERENTIAL-TO-LVCMOS/LVTTL ZERO DELAY CLOCK GENERATOR
ICS87004AG-03	IDT	获取价格	Low Skew Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87004AG-03LF	IDT	获取价格	Low Skew Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87004AG-03LFT	IDT	获取价格	Low Skew Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87004AG-03T	IDT	获取价格	Low Skew Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 6.50
ICS87004AGI-03	IDT	获取价格	Low Skew Clock Driver, 87004 Series, 4 True Output(s), 0 Inverted Output(s), PDSO20, 6.50

与ICS87002AG-02LF相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

11

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS87002AG-02LF

ICS87002AG-02LF 技术参数

ICS87002AG-02LF 数据手册

ICS87002AG-02LF 替代型号

与ICS87002AG-02LF相关器件

与ICS87002AG-02LF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ICS87002AG-02LF

ICS87002AG-02LF 技术参数

ICS87002AG-02LF 数据手册

ICS87002AG-02LF 替代型号

与ICS87002AG-02LF相关器件

与ICS87002AG-02LF相关文章

您还可以找

您在本页遇到什么问题？