Datasheet > HM5212805FLTD-75

HM5212805FLTD-75

更新时间： 2024-10-27 05:36:11

品牌	Logo	应用领域
尔必达 - ELPIDA		动态存储器 PC
页数	文件大小	规格书
62页	629K
描述
128M LVTTL interface SDRAM 133 MHz/100 MHz 2-Mword × 16-bit × 4-bank/4-Mword × 8-bit × 4-bank PC/133, PC/100 SDRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HM5212805FLTD-75 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	TSOP2	包装说明：	TSOP2, TSOP54,.46,32
针数：	54	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.02
风险等级：	5.73	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	5.4 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	133 MHz	I/O 类型：	COMMON
交错的突发长度：	1,2,4,8	JESD-30 代码：	R-PDSO-G54
JESD-609代码：	e0	长度：	22.22 mm
内存密度：	134217728 bit	内存集成电路类型：	SYNCHRONOUS DRAM
内存宽度：	8	功能数量：	1
端口数量：	1	端子数量：	54
字数：	16777216 words	字数代码：	16000000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	16MX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSOP2	封装等效代码：	TSOP54,.46,32
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
认证状态：	Not Qualified	刷新周期：	4096
座面最大高度：	1.2 mm	自我刷新：	YES
连续突发长度：	1,2,4,8,FP	最大待机电流：	0.002 A
子类别：	DRAMs	最大压摆率：	0.22 mA
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	10.16 mm
Base Number Matches：	1

HM5212805FLTD-75 数据手册

HM5212165FLTD-75/A60/B60

HM5212805FLTD-75/A60/B60

128M LVTTL interface SDRAM

133 MHz/100 MHz

2-Mword × 16-bit × 4-bank/4-Mword × 8-bit × 4-bank

PC/133, PC/100 SDRAM

E0180H10 (Ver. 1.0)

Jul. 17, 2001

Description

The HM5212165FL is a 128-Mbit SDRAM organized as 2097152-word × 16-bit × 4-bank. The

HM5212805FL is a 128-Mbit SDRAM organized as 4194304-word × 8-bit × 4-bank. Allinputs and outputs are

referred to the rising edge of the clock input. It is packaged in standard 54-pin plastic TSOP II.

Features

•

3.3 V power supply

Clock frequency: 133 MHz/100 MHz (max)

LVTTL interface

Single pulsed RAS

4 banks can operate simultaneously and independently

Burst read/write operation and burst read/single write operation capability

Programmable burst length: 1/2/4/8/full page

2 variations of burst sequence

 Sequential (BL = 1/2/4/8/full page)

 Interleave (BL = 1/2/4/8)

•

Programmable CAS latency: 2/3

Byte control by DQM : DQM (HM5212805FL)

: DQMU/DQML (HM5212165FL)

Refresh cycles: 4096 refresh cycles/64 ms

•

This product became EOL in June, 2005.

Elpida Memory, Inc. is a joint venture DRAM company of NEC Corporation and Hitachi, Ltd.

12 3 4 5 6 7...62

中文翻译

下载PDF

与HM5212805FLTD-75相关器件

型号	品牌	获取价格	描述	数据表
HM5212805FLTD-75A	HITACHI	获取价格	Synchronous DRAM, 16MX8, 5.4ns, CMOS, PDSO54, 0.400 INCH, PLASTIC, TSOP2-54
HM5212805FLTD-A60	ELPIDA	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-
HM5212805FLTD-A60	HITACHI	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-Mword X 16-bit X 4-bank/4-Mword X 8-bit X 4-b
HM5212805FLTD-B60	HITACHI	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-Mword X 16-bit X 4-bank/4-Mword X 8-bit X 4-b
HM5212805FLTD-B60	ELPIDA	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-
HM5212805FTD-75	HITACHI	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-Mword X 16-bit X 4-bank/4-Mword X 8-bit X 4-b
HM5212805FTD-75	ELPIDA	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-
HM5212805FTD-75A	HITACHI	获取价格	Synchronous DRAM, 16MX8, 5.4ns, CMOS, PDSO54, 0.400 INCH, PLASTIC, TSOP2-54
HM5212805FTD-A60	HITACHI	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-Mword X 16-bit X 4-bank/4-Mword X 8-bit X 4-b
HM5212805FTD-A60	ELPIDA	获取价格	128M LVTTL interface SDRAM 133 MHz/100 MHz 2-

与HM5212805FLTD-75相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

10
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

8
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

35
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

44

产品中心

服务支持

精选活动

关于我们

帮助中心

HM5212805FLTD-75

HM5212805FLTD-75 技术参数

HM5212805FLTD-75 数据手册

与HM5212805FLTD-75相关器件

与HM5212805FLTD-75相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HM5212805FLTD-75

HM5212805FLTD-75 技术参数

HM5212805FLTD-75 数据手册

与HM5212805FLTD-75相关器件

与HM5212805FLTD-75相关文章

您还可以找

您在本页遇到什么问题？