Datasheet > 逻辑 > 栅极> HD74LV32ATELL

HD74LV32ATELL

更新时间： 2024-12-01 05:10:59

品牌	Logo	应用领域
瑞萨 - RENESAS		栅
页数	文件大小	规格书
9页	67K
描述
Quad. 2-input OR Gates

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74LV32ATELL 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP14,.25	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.11	系列：	LV/LV-A/LVX/H
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e0
长度：	5 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	OR GATE	最大I（ol）：	0.006 A
功能数量：	4	输入次数：	2
端子数量：	14	最高工作温度：	85 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP14,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TAPE AND REEL	峰值回流温度（摄氏度）：	NOT SPECIFIED
电源：	3.3 V	Prop。Delay @ Nom-Sup：	13 ns
传播延迟（tpd）：	19 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	1.1 mm
子类别：	Gates	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	4.4 mm	Base Number Matches：	1

HD74LV32ATELL 数据手册

HD74LV32A

Quad. 2-input OR Gates

REJ03D0311–0300Z

(Previous ADE-205-243A (Z))

Rev.3.00

Jun. 01, 2004

Description

The HD74LV32A has four two-input OR gates in a 14-pin package.

Low-voltage and high-speed operation is suitable for the battery-powered products (e.g., notebook computers), and the

low-power consumption extends the battery life.

Features

•

V_CC= 2.0 V to 5.5 V operation

All inputs V_IH(Max.) = 5.5 V (@V_CC= 0 V to 5.5 V)

All outputs V_O(Max.) = 5.5 V (@V_CC= 0 V)

Typical V_OLground bounce < 0.8 V (@V_CC= 3.3 V, Ta = 25°C)

Typical V_OHundershoot > 2.3 V (@V_CC= 3.3 V, Ta = 25°C)

Output current ±6 mA (@V_CC= 3.0 V to 3.6 V), ±12 mA (@V_CC= 4.5 V to 5.5 V)

Ordering Information

Part Name

Package Type

Package Code

Package

Abbreviation

Taping Abbreviation

(Quantity)

HD74LV32AFPEL

HD74LV32ARPEL

HD74LV32ATELL

SOP–14 pin(JEITA)

SOP–14 pin(JEDEC)

TSSOP–14 pin

FP–14DAV

FP–14DNV

TTP–14DV

EL (2,000 pcs/reel)

EL (2,500 pcs/reel)

ELL (2,000 pcs/reel)

Note: Please consult the sales office for the above package availability.

Function Table

Inputs

Output Y

Note: H: High level

L: Low level

X: Immaterial

Rev.3.00 Jun. 01, 2004 page 1 of 8

12 3 4 5 6 7...9

中文翻译

下载PDF

与HD74LV32ATELL相关器件

型号	品牌	获取价格	描述	数据表
HD74LV373	HITACHI	获取价格	Octal D-type Transparent Latches with 3-state Outputs
HD74LV373A	HITACHI	获取价格	Octal D-type Transparent Latches with 3-state Outputs
HD74LV373A	RENESAS	获取价格	Octal D-type Transparent Latches with 3-state Outputs
HD74LV373AFP	RENESAS	获取价格	LV/LV-A/LVX/H SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, FP-20DAV
HD74LV373AFP-E	RENESAS	获取价格	LV/LV-A/LVX/H SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20, FP-20DAV
HD74LV373AFPEL	RENESAS	获取价格	Octal D-type Transparent Latches with 3-state Outputs
HD74LV373ARP	ETC	获取价格	LATCH\|SINGLE\|8-BIT\|LV-CMOS\|SOP\|20PIN\|PLASTIC
HD74LV373ARPEL	RENESAS	获取价格	Octal D-type Transparent Latches with 3-state Outputs
HD74LV373AT	ETC	获取价格	LATCH\|SINGLE\|8-BIT\|LV-CMOS\|TSSOP\|20PIN\|PLASTIC
HD74LV373ATELL	RENESAS	获取价格	Octal D-type Transparent Latches with 3-state Outputs

与HD74LV32ATELL相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

53
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

42
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

70
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

66

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LV32ATELL

HD74LV32ATELL 技术参数

HD74LV32ATELL 数据手册

与HD74LV32ATELL相关器件

与HD74LV32ATELL相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74LV32ATELL

HD74LV32ATELL 技术参数

HD74LV32ATELL 数据手册

与HD74LV32ATELL相关器件

与HD74LV32ATELL相关文章

您还可以找

您在本页遇到什么问题？