Datasheet > 逻辑 > 总线驱动器/收发器> HD74ALVC1G125VSE

HD74ALVC1G125VSE

更新时间： 2024-11-23 05:35:11

品牌	Logo	应用领域
瑞萨 - RENESAS		栅
页数	文件大小	规格书
13页	97K
描述
Bus Buffer Gate with 3-state Output

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HD74ALVC1G125VSE 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Active	零件包装代码：	SON
包装说明：	VSOF, FL6,.047,20	针数：	5
Reach Compliance Code：	compliant	风险等级：	5.35
控制类型：	ENABLE LOW	系列：	ALVC/VCX/A
JESD-30 代码：	R-PDSO-F5	JESD-609代码：	e0
长度：	1.6 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	BUS DRIVER	最大I（ol）：	0.024 A
位数：	1	功能数量：	1
端口数量：	2	端子数量：	5
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSOF
封装等效代码：	FL6,.047,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3.3 V
Prop。Delay @ Nom-Sup：	3 ns	传播延迟（tpd）：	7 ns
认证状态：	Not Qualified	座面最大高度：	0.6 mm
子类别：	Bus Driver/Transceivers	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.2 V	标称供电电压 (Vsup)：	1.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	TIN LEAD
端子形式：	FLAT	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	1.2 mm	Base Number Matches：	1

HD74ALVC1G125VSE 数据手册

HD74ALVC1G125

Bus Buffer Gate with 3-state Output

REJ03D0129–0300Z

(Previous ADE-205-617B (Z))

Rev.3.00

Nov.12.2003

Description

The HD74ALVC1G125 has a bus buffer gate with 3-state output in a 5 pin package. Output is disabled

when the associated output enable (OE) input is high. To ensure the high impedance state during power up

or power down, OE should be connected to V_CCthrough a pull-up resistor; the minimum value of the

resistor is determined by the current sinking capability of the driver. Low voltage and high-speed operation

is suitable for the battery powered products (e.g., notebook computers), and the low power consumption

extends the battery life.

Features

•

The basic gate function is lined up as Renesas uni logic series.

Supplied on emboss taping for high-speed automatic mounting.

Supply voltage range : 1.2 to 3.6 V

Operating temperature range : −40 to +85°C

•

All inputs V_IH(Max.) = 3.6 V (@V_CC= 0 V to 3.6 V)

All outputs V_O(Max.) = 3.6 V (@V_CC= 0 V)

Output current

±2 mA (@V_CC= 1.2 V)

±4 mA (@V_CC= 1.4 V to 1.6 V)

±6 mA (@V_CC= 1.65 V to 1.95 V)

±18 mA (@V_CC= 2.3 V to 2.7 V)

±24 mA (@V_CC= 3.0 V to 3.6 V)

•

Ordering Information

Package

Taping Abbreviation

(Quantity)

Part Name

Package Type

Package Code Abbreviation

HD74ALVC1G125VSE

VSON-5 pin

TNP-5DV

E (3,000 pcs/reel)

Rev.3.00, Nov.12.2003, page 1 of 12

12 3 4 5 6 7...13

中文翻译

下载PDF

与HD74ALVC1G125VSE相关器件

型号	品牌	获取价格	描述	数据表
HD74ALVC1G125VS-E	HITACHI	获取价格	Bus Driver, ALVC/VCX/A Series, 1-Func, 1-Bit, True Output, CMOS, PDSO5, VSON-5
HD74ALVC1G125VS-E	RENESAS	获取价格	ALVC/VCX/A SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO5, VSON-5
HD74ALVC1G125VSE-E	RENESAS	获取价格	ALVC/VCX/A SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO5, VSON-5
HD74ALVC1G126	RENESAS	获取价格	Bus Buffer Gate with 3-state Output
HD74ALVC1G126VSE	RENESAS	获取价格	Bus Buffer Gate with 3-state Output
HD74ALVC1G126VS-E	RENESAS	获取价格	ALVC/VCX/A SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO5, VSON-5
HD74ALVC1G126VSE-E	RENESAS	获取价格	ALVC/VCX/A SERIES, 1-BIT DRIVER, TRUE OUTPUT, PDSO5, VSON-5
HD74ALVC1G14	RENESAS	获取价格	Schmitt-trigger Inverter Buffer
HD74ALVC1G14VSE	RENESAS	获取价格	Schmitt-trigger Inverter Buffer
HD74ALVC1G14VS-E	RENESAS	获取价格	ALVC/VCX/A SERIES, 1-INPUT INVERT GATE, PDSO5, VSON-5

与HD74ALVC1G125VSE相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

35
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

27
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

55
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

52

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74ALVC1G125VSE

HD74ALVC1G125VSE 技术参数

HD74ALVC1G125VSE 数据手册

与HD74ALVC1G125VSE相关器件

与HD74ALVC1G125VSE相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HD74ALVC1G125VSE

HD74ALVC1G125VSE 技术参数

HD74ALVC1G125VSE 数据手册

与HD74ALVC1G125VSE相关器件

与HD74ALVC1G125VSE相关文章

您还可以找

您在本页遇到什么问题？