HCF4724BC1

更新时间： 2024-11-18 22:36:31

品牌	Logo	应用领域
意法半导体 - STMICROELECTRONICS		触发器锁存器逻辑集成电路双倍数据速率
页数	文件大小	规格书
14页	304K
描述
8 BIT ADDRESSABLE LATCH

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

HCF4724BC1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QLCC
包装说明：	PLASTIC, LCC-20	针数：	20
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
风险等级：	5.74	Is Samacsys：	N
其他特性：	1:8 DMUX FOLLOWED BY LATCH; RESET ACTIVE ONLY WHEN LATCH ENABLE IS HIGH	系列：	4000/14000/40000
JESD-30 代码：	S-PQCC-J20	JESD-609代码：	e3
长度：	8.965 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D LATCH	位数：	1
功能数量：	1	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC20,.4SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	3/15 V
Prop。Delay @ Nom-Sup：	400 ns	传播延迟（tpd）：	400 ns
认证状态：	Not Qualified	座面最大高度：	4.57 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	15 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	LOW LEVEL	宽度：	8.965 mm
Base Number Matches：	1

HCF4724BC1 数据手册

HCC4724B

HCF4724B

8 BIT ADDRESSABLE LATCH

SERIAL DATA INPUT - ACTIVE PARALLEL

OUTPUT

STORAGE REGISTER CAPABILITY - MASTER

CLEAR

CAN FUNCTION AS DEMULTIPLEXER

STANDARDIZED, SYMMETRICAL OUTPUT

CHARACTER

100% TESTED FOR QUIESCENT CURRENT

AT 20V

(Plastic Package)

(Ceramic Package)

MAXIMUM INPUT CURRENT OF 1µA AT 18V

(full package-temperature range), 100nA AT 18V

AND 25^oC

NOISE MARGIN (full package-temperature

range) = 1VAT V_DD=5V, 2V AT V_DD= 10V, 2.5V

AT V_DD= 15V

5V, 10V, AND 15V PARAMETRIC RATINGS

MEETS ALLREQUIREMENTS OF JEDECTEN-

TATIVE STANDARD N. 13A, ” STANDARD

SPECIFICATIONS FOR DESCRIPTION OF ’ B

’ SERIES CMOS DEVICES ”

(Micro Package)

(Chip Carrier)

ORDER CODES :

HCC4724BF

HCF4724BEY

HCF4724BM1

HCF4724BC1

APPLICATION

MULTI-LINE DECODERS

A/D CONVERTERS

PIN CONNECTIONS

DESCRIPTION

The HCC/HCF4724B 8-bit addressable latch is a

serial-input, parallel-output storage register that can

perform a variety of functions.

Data are inputted to a particular bit in the latch when

that bit is addressed (by means of inputs A0, A1, A2)

and when WRITE DISABLE is at low level. When

WRITE DISABLE is high, data entry is inhibited

however, all 8 outputs can be continuously read in-

dependent of WRITE DISABLE and address inputs.

A master RESET input is available, which resets all

bits to a logic ” 0 ” level when RESET and WRITE

DISABLE are at a high level. When RESET is at a

high level, and WRITE DISABLE is at a low level, the

latch acts as a 1-of-8 demultiplexer ; the bit that is

addressed has an active output which follows the

data input, while all unaddressed bits are held to a

logic ” 0 ” level.

September 1988

1/14

12 3 4 5 6 7...14

中文翻译

下载PDF

与HCF4724BC1相关器件

型号	品牌	获取价格	描述	数据表
HCF4724BEY	STMICROELECTRONICS	获取价格	8 BIT ADDRESSABLE LATCH
HCF4724BM1	STMICROELECTRONICS	获取价格	8 BIT ADDRESSABLE LATCH
HCF80	TE	获取价格	Aluminium Housed Braking Resistor
HCF80J100RJ	TE	获取价格	Aluminium Housed Braking Resistor
HCF80J10RJ	TE	获取价格	Aluminium Housed Braking Resistor
HCF80J1K0J	TE	获取价格	Aluminium Housed Braking Resistor
HCF80J4R7J	TE	获取价格	Aluminium Housed Braking Resistor
HCF80K100RJ	TE	获取价格	Aluminium Housed Braking Resistor
HCF80K10RJ	TE	获取价格	Aluminium Housed Braking Resistor
HCF80K1K0J	TE	获取价格	Aluminium Housed Braking Resistor

与HCF4724BC1相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

23
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

15
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

45
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

45

产品中心

服务支持

精选活动

关于我们

帮助中心

HCF4724BC1

HCF4724BC1 技术参数

HCF4724BC1 数据手册

与HCF4724BC1相关器件

与HCF4724BC1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

HCF4724BC1

HCF4724BC1 技术参数

HCF4724BC1 数据手册

与HCF4724BC1相关器件

与HCF4724BC1相关文章

您还可以找

您在本页遇到什么问题？