Datasheet > GS8662DT07BGD-300T

GS8662DT07BGD-300T

更新时间： 2024-09-23 14:33:43

品牌	Logo	应用领域
GSI		静态存储器内存集成电路
页数	文件大小	规格书
28页	406K
描述
QDR SRAM, 8MX8, 0.45ns, CMOS, PBGA165, 13 X 15 MM, 1 MM PITCH, ROHS COMPLIANT, FPBGA-165

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

GS8662DT07BGD-300T 技术参数

生命周期：	Active	零件包装代码：	BGA
包装说明：	LBGA,	针数：	165
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.B
HTS代码：	8542.32.00.41	风险等级：	5.71
Is Samacsys：	N	最长访问时间：	0.45 ns
其他特性：	PIPELINED ARCHITECTURE	JESD-30 代码：	R-PBGA-B165
长度：	15 mm	内存密度：	67108864 bit
内存集成电路类型：	QDR SRAM	内存宽度：	8
功能数量：	1	端子数量：	165
字数：	8388608 words	字数代码：	8000000
工作模式：	SYNCHRONOUS	最高工作温度：	70 °C
最低工作温度：		组织：	8MX8
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, LOW PROFILE
并行/串行：	PARALLEL	座面最大高度：	1.4 mm
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.7 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	BALL	端子节距：	1 mm
端子位置：	BOTTOM	宽度：	13 mm
Base Number Matches：	1

GS8662DT07BGD-300T 数据手册

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第2页

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第3页

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第4页

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第5页

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第6页

浏览型号GS8662DT07BGD-300T的Datasheet PDF文件第7页

GS8662DT07/10/19/37BD-450/400/350/333/300

450 MHz–300 MHz

72Mb SigmaQuad-II+^TM

Burst of 4 SRAM

165-Bump BGA

Commercial Temp

Industrial Temp

1.8 V V

1.8 V and 1.5 V I/O

are just one element in a family of low power, low voltage

HSTL I/O SRAMs designed to operate at the speeds needed to

implement economical high performance networking systems.

Features

• 2.0 Clock Latency

• Simultaneous Read and Write SigmaQuad™ Interface

• JEDEC-standard pinout and package

• Dual Double Data Rate interface

• Byte Write controls sampled at data-in time

• Burst of 4 Read and Write

• Dual-Range On-Die Termination (ODT) on Data (D), Byte

Write (BW), and Clock (K, K) inputs

• 1.8 V +100/–100 mV core power supply

• 1.5 V or 1.8 V HSTL Interface

Clocking and Addressing Schemes

The GS8662DT07/10/19/37BD SigmaQuad-II+ SRAMs are

synchronous devices. They employ two input register clock

inputs, K and K. K and K are independent single-ended clock

inputs, not differential inputs to a single differential clock input

buffer.

• Pipelined read operation

• Fully coherent read and write pipelines

• ZQ pin for programmable output drive strength

• Data Valid Pin (QVLD) Support

• IEEE 1149.1 JTAG-compliant Boundary Scan

• 165-bump, 13 mm x 15 mm, 1 mm bump pitch BGA package

• RoHS-compliant 165-bump BGA package available

Each internal read and write operation in a SigmaQuad-II+ B4

RAM is four times wider than the device I/O bus. An input

data bus de-multiplexer is used to accumulate incoming data

before it is simultaneously written to the memory array. An

output data multiplexer is used to capture the data produced

from a single memory array read and then route it to the

appropriate output drivers as needed. Therefore the address

field of a SigmaQuad-II+ B4 RAM is always two address pins

less than the advertised index depth (e.g., the 8M x 8 has a 2M

addressable index).

SigmaQuad™ Family Overview

The GS8662DT07/10/19/37BD are built in compliance with

the SigmaQuad-II+ SRAM pinout standard for Separate I/O

synchronous SRAMs. They are 75,497,472-bit (72Mb)

SRAMs. The GS8662DT07/10/19/37BD SigmaQuad SRAMs

Parameter Synopsis

-450

-400

2.5 ns

0.45 ns

-350

2.86 ns

0.45 ns

-333

-300

tKHKH

tKHQV

2.22 ns

0.45 ns

3.0 ns

0.45 ns

3.3 ns

0.45 ns

Rev: 1.00a 11/2011

1/28

Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.

12 3 4 5 6 7...28

中文翻译

下载PDF

与GS8662DT07BGD-300T相关器件

型号	品牌	获取价格	描述	数据表
GS8662DT07BGD-333	GSI	获取价格	165 BGA
GS8662DT07BGD-333I	GSI	获取价格	72Mb SigmaQuad-IITM Burst of 4 SRAM
GS8662DT07BGD-350	GSI	获取价格	JEDEC-standard pinout and package
GS8662DT07BGD-350I	GSI	获取价格	Dual Double Data Rate interface
GS8662DT07BGD-400	GSI	获取价格	165 BGA
GS8662DT07BGD-400I	GSI	获取价格	72Mb SigmaQuad-IITM Burst of 4 SRAM
GS8662DT07BGD-450	GSI	获取价格	JEDEC-standard pinout and package
GS8662DT07BGD-450I	GSI	获取价格	165 BGA
GS8662DT10BD-300	GSI	获取价格	JEDEC-standard pinout and package
GS8662DT10BD-300I	GSI	获取价格	72Mb SigmaQuad-IITM Burst of 4 SRAM

与GS8662DT07BGD-300T相关文章

SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

4
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

6
摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

78
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

68

产品中心

服务支持

精选活动

关于我们

帮助中心

GS8662DT07BGD-300T

GS8662DT07BGD-300T 技术参数

GS8662DT07BGD-300T 数据手册

与GS8662DT07BGD-300T相关器件

与GS8662DT07BGD-300T相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

GS8662DT07BGD-300T

GS8662DT07BGD-300T 技术参数

GS8662DT07BGD-300T 数据手册

与GS8662DT07BGD-300T相关器件

与GS8662DT07BGD-300T相关文章

您还可以找

您在本页遇到什么问题？