5秒后页面跳转
捷配首页

Datasheet > 可编程逻辑 > 可编程逻辑器件> GAL16LV8C-10LJN
GAL16LV8C-10LJN PDF预览

GAL16LV8C-10LJN

更新时间： 2024-12-01 03:39:03
品牌 Logo 应用领域
莱迪思 - LATTICE 可编程逻辑器件输入元件时钟
页数 文件大小 规格书
22页 282K
描述
Low Voltage E2CMOS PLD Generic Array Logic⑩

阅读下载

中文翻译

获取价格

GAL16LV8C-10LJN 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：QLCC包装说明：LEAD FREE, PLASTIC, LCC-20
针数：20Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.39.00.01
风险等级：5.74Is Samacsys：N
其他特性：REGISTER PRELOAD; POWER-UP RESET架构：PAL-TYPE
最大时钟频率：71.4 MHzJESD-30 代码：S-PQCC-J20
JESD-609代码：e3长度：8.9662 mm
湿度敏感等级：1专用输入次数：8
I/O 线路数量：8输入次数：18
输出次数：8产品条款数：64
端子数量：20最高工作温度：75 °C
最低工作温度：组织：8 DEDICATED INPUTS, 8 I/O
输出函数：MACROCELL封装主体材料：PLASTIC/EPOXY
封装代码：QCCJ封装等效代码：LDCC20,.4SQ
封装形状：SQUARE封装形式：CHIP CARRIER
峰值回流温度（摄氏度）：250电源：3.3 V
可编程逻辑类型：EE PLD传播延迟：10 ns
认证状态：Not Qualified座面最大高度：4.57 mm
子类别：Programmable Logic Devices最大供电电压：3.6 V
最小供电电压：3 V标称供电电压：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL EXTENDED端子面层：Matte Tin (Sn)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：8.9662 mmBase Number Matches：1

GAL16LV8C-10LJN 数据手册

 浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第2页浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第3页浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第4页浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第5页浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第6页浏览型号GAL16LV8C-10LJN的Datasheet PDF文件第7页 
GAL16LV8  
Low Voltage E2CMOS PLD  
Generic Array Logic™  
Features  
Functional Block Diagram  
• HIGH PERFORMANCE E2CMOS® TECHNOLOGY  
— 3.5 ns Maximum Propagation Delay  
— Fmax = 250 MHz  
I/CLK  
CLK  
— 2.5 ns Maximum from Clock Input to Data Output  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
I/O/Q  
8
8
— UltraMOS® Advanced CMOS Technology  
OLMC  
I
I
I
I
I
I
I
I
• 3.3V LOW VOLTAGE 16V8 ARCHITECTURE  
— JEDEC-Compatible 3.3V Interface Standard  
— 5V Compatible Inputs  
— I/O Interfaces with Standard 5V TTL Devices  
(GAL16LV8C)  
OLMC  
OLMC  
OLMC  
OLMC  
OLMC  
OLMC  
OLMC  
8
8
8
8
8
8
• ACTIVE PULL-UPS ON ALL PINS (GAL16LV8D Only)  
• E2 CELL TECHNOLOGY  
— Reconfigurable Logic  
— Reprogrammable Cells  
— 100% Tested/100% Yields  
— High Speed Electrical Erasure (<100ms)  
— 20 Year Data Retention  
• EIGHT OUTPUT LOGIC MACROCELLS  
— Maximum Flexibility for Complex Logic Designs  
— Programmable Output Polarity  
• PRELOAD AND POWER-ON RESET OF ALL REGISTERS  
— 100% Functional Testability  
• APPLICATIONS INCLUDE:  
— Glue Logic for 3.3V Systems  
— DMA Control  
— State Machine Control  
— High Speed Graphics Processing  
— Standard Logic Speed Upgrade  
I/O/Q  
I/OE  
OE  
• ELECTRONIC SIGNATURE FOR IDENTIFICATION  
• LEAD-FREE PACKAGE OPTIONS  
Description  
Pin Configuration  
The GAL16LV8D, at 3.5 ns maximum propagation delay time,  
provides the highest speed performance available in the PLD  
market. The GAL16LV8C can interface with both 3.3V and 5V  
signal levels. The GAL16LV8 is manufactured using Lattice  
Semiconductor's advanced 3.3V E2CMOS process, which com-  
bines CMOS with Electrically Erasable (E2) floating gate technology.  
High speed erase times (<100ms) allow the devices to be repro-  
grammed quickly and efficiently.  
PLCC  
I
I
I/CLK Vcc I/O/Q  
20  
2
18  
I/O/Q  
4
6
I
I/O/Q  
I/O/Q  
I
The 3.3V GAL16LV8 uses the same industry standard 16V8 archi-  
tecture as its 5V counterpart and supports all architectural features  
such as combinatorial or registered macrocell operations.  
GAL16LV8  
Top View  
16  
I
I/O/Q  
I/O/Q  
I
Unique test circuitry and reprogrammable cells allow complete AC,  
DC, and functional testing during manufacture. As a result, Lattice  
Semiconductor delivers 100% field programmability and function-  
ality of all GAL products. In addition, 100 erase/write cycles and  
data retention in excess of 20 years are specified.  
14  
I
8
9
I
11  
13  
GND I/OE I/O/Q I/O/Q  
Copyright © 2004 Lattice Semiconductor Corp. All brand or product names are trademarks or registered trademarks of their respective holders. The specifications and information herein are subject  
to change without notice.  
LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.  
Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com  
August 2004  
16lv8_05  
1
1234567...22

中文翻译

下载PDF

GAL16LV8C-10LJN 替代型号

型号 品牌 替代类型 描述 数据表
GAL16LV8C-15LJN LATTICE

完全替代

 Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8C-7LJN LATTICE

完全替代

 Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8C-10LJ LATTICE

完全替代

 Low Voltage E2CMOS PLD Generic Array Logic

与GAL16LV8C-10LJN相关器件

型号 品牌 获取价格 描述 数据表
GAL16LV8C-15LJ LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic
GAL16LV8C-15LJN LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8C-7LJ LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic
GAL16LV8C-7LJN LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8D-3LJ LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic
GAL16LV8D-3LJN LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8D-5LJ LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic
GAL16LV8D-5LJN LATTICE

获取价格

 		Low Voltage E2CMOS PLD Generic Array Logic⑩
GAL16LV8ZD LATTICE

获取价格

 		Low Voltage, Zero Power E2CMOS PLD Generic Array Logic
GAL16LV8ZD-15QJ ETC

获取价格

 		Electrically-Erasable PLD

与GAL16LV8C-10LJN相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证