Datasheet > EPM5128GI-2

EPM5128GI-2

更新时间： 2024-09-23 21:15:23

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
34页	712K
描述
UV PLD, 45ns, 128-Cell, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EPM5128GI-2 技术参数

是否Rohs认证：	不符合	生命周期：	Transferred
零件包装代码：	PGA	包装说明：	PGA, PGA68,11X11
针数：	68	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.55	Is Samacsys：	N
其他特性：	LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK	最大时钟频率：	40 MHz
系统内可编程：	NO	JESD-30 代码：	S-CPGA-P68
JESD-609代码：	e0	JTAG BST：	NO
湿度敏感等级：	1	专用输入次数：	7
I/O 线路数量：	52	宏单元数：	128
端子数量：	68	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	7 DEDICATED INPUTS, 52 I/O
输出函数：	MACROCELL	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	PGA	封装等效代码：	PGA68,11X11
封装形状：	SQUARE	封装形式：	GRID ARRAY
电源：	5 V	可编程逻辑类型：	UV PLD
传播延迟：	45 ns	认证状态：	Not Qualified
子类别：	Programmable Logic Devices	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	PIN/PEG	端子节距：	2.54 mm
端子位置：	PERPENDICULAR	Base Number Matches：	1

12 3 4 5 6 7...34

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EPM5128GI68	ETC	获取价格	UV-Erasable/OTP Complex PLD
EPM5128GI68-1	ALTERA	获取价格	UV PLD, 40ns, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68
EPM5128GI68-2	ALTERA	获取价格	UV PLD, 45ns, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68
EPM5128GM	ALTERA	获取价格	UV PLD, 55ns, 128-Cell, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68
EPM5128GM883B-2	ROCHESTER	获取价格	UV PLD, 45ns, CPGA68, WINDOWED, CERAMIC, PGA-68
EPM5128JC-1	ETC	获取价格	UV-Erasable/OTP Complex PLD
EPM5128JC68-1	ALTERA	获取价格	UV PLD, 40ns, 128-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, LCC-68
EPM5128JI	ALTERA	获取价格	UV PLD, 55ns, 128-Cell, CMOS, CQCC68, WINDOWED, CERAMIC, LCC-68
EPM5128JM	ROCHESTER	获取价格	UV PLD, 55ns, CQCC68, WINDOWED, CERAMIC, LCC-68
EPM5128JM5962	ALTERA	获取价格	UV PLD, 55ns, CMOS, CQCC68, WINDOWED, CERAMIC, JLCC-68