Datasheet > 可编程逻辑 > 可编程逻辑器件> EPM240T100C4

EPM240T100C4

更新时间： 2024-02-10 14:07:08

品牌	Logo	应用领域
阿尔特拉 - ALTERA		可编程逻辑器件输入元件 LTE
页数	文件大小	规格书
6页	86K
描述
The MAX II family of instant-on, non-volatile CPLDs is based on a 0.18-m

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EPM240T100C4 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TFQFP, TQFP100,.63SQ	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	1.19
其他特性：	IT CAN ALSO OPERATE AT 3.3V	系统内可编程：	YES
JESD-30 代码：	S-PQFP-G100	JESD-609代码：	e3
JTAG BST：	YES	长度：	14 mm
湿度敏感等级：	3	专用输入次数：
I/O 线路数量：	80	宏单元数：	192
端子数量：	100	最高工作温度：	85 °C
最低工作温度：		组织：	0 DEDICATED INPUTS, 80 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	TFQFP	封装等效代码：	TQFP100,.63SQ
封装形状：	SQUARE	封装形式：	FLATPACK, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	电源：	1.5/3.3,2.5/3.3 V
可编程逻辑类型：	FLASH PLD	传播延迟：	6.1 ns
认证状态：	Not Qualified	座面最大高度：	1.2 mm
子类别：	Programmable Logic Devices	最大供电电压：	2.625 V
最小供电电压：	2.375 V	标称供电电压：	2.5 V
表面贴装：	YES	技术：	CMOS
温度等级：	OTHER	端子面层：	MATTE TIN (472) OVER COPPER
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	40
宽度：	14 mm	Base Number Matches：	1

EPM240T100C4 数据手册

1. Introduction

MII51001-1.9

Introduction

The MAX II family of instant-on, non-volatile CPLDs is based on a 0.18-µm,

6-layer-metal-flash process, with densities from 240 to 2,210 logic elements (LEs) (128

to 2,210 equivalent macrocells) and non-volatile storage of 8 Kbits. MAX II devices

offer high I/O counts, fast performance, and reliable fitting versus other CPLD

architectures. Featuring MultiVolt core, a user flash memory (UFM) block, and

enhanced in-system programmability (ISP), MAX II devices are designed to reduce

cost and power while providing programmable solutions for applications such as bus

bridging, I/O expansion, power-on reset (POR) and sequencing control, and device

configuration control.

Features

The MAX II CPLD has the following features:

■

Low-cost, low-power CPLD

Instant-on, non-volatile architecture

Standby current as low as 25 µA

Provides fast propagation delay and clock-to-output times

Provides four global clocks with two clocks available per logic array block (LAB)

UFM block up to 8 Kbits for non-volatile storage

MultiVolt core enabling external supply voltages to the device of either

3.3 V/2.5 V or 1.8 V

■

MultiVolt I/O interface supporting 3.3-V, 2.5-V, 1.8-V, and 1.5-V logic levels

Bus-friendly architecture including programmable slew rate, drive strength,

bus-hold, and programmable pull-up resistors

■

Schmitt triggers enabling noise tolerant inputs (programmable per pin)

I/Os are fully compliant with the Peripheral Component Interconnect Special

Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 for 3.3-V

operation at 66 MHz

■

Supports hot-socketing

Built-in Joint Test Action Group (JTAG) boundary-scan test (BST) circuitry

compliant with IEEE Std. 1149.1-1990

■

ISP circuitry compliant with IEEE Std. 1532

MAX II Device Handbook

12 3 4 5 6

下载PDF

与EPM240T100C4相关器件

型号	品牌	描述	获取价格	数据表
EPM240T100C4ES	INTEL	Flash PLD, PQFP100, 16 X 16 MM, 1MM PITCH, TQFP-100	获取价格
EPM240T100C4N	ALTERA	Flash PLD, 6.1ns, 192-Cell, CMOS, PQFP100, 16 X 16 MM, 0.50 MM PITCH, LEAD FREE, TQFP-100	获取价格
EPM240T100C4N	INTEL	Flash PLD, 6.1ns, 192-Cell, CMOS, PQFP100, 16 X 16 MM, 0.50 MM PITCH, LEAD FREE, TQFP-100	获取价格
EPM240T100C5	ALTERA	最大II器件	获取价格
EPM240T100C5	INTEL	Flash PLD, 7.5ns, 192-Cell, CMOS, PQFP100, 16 X 16 MM, 0.50 MM PITCH, TQFP-100	获取价格
EPM240T100C5ES	ALTERA	暂无描述	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM240T100C4

EPM240T100C4 技术参数

EPM240T100C4 数据手册

与EPM240T100C4相关器件

与EPM240T100C4相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EPM240T100C4

EPM240T100C4 技术参数

EPM240T100C4 数据手册

与EPM240T100C4相关器件

与EPM240T100C4相关文章

您还可以找

您在本页遇到什么问题？