5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 延迟线> EPA460-750
EPA460-750 PDF预览

EPA460-750

更新时间： 2024-11-16 10:14:07
品牌 Logo 应用领域
PCA 延迟线逻辑集成电路PC
页数 文件大小 规格书
1页 42K
描述
14 Pin DIP 10 Tap TTL Compatible Active Delay Lines with Leading And Trailing Edge Precision

阅读下载

中文翻译

获取价格

EPA460-750 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Active零件包装代码：DIP
包装说明：DIP-14针数：14
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.81其他特性：MAX RISE TIME CAPTURED
系列：TTL输入频率最大值（fmax）：1.33333 MHz
JESD-30 代码：R-XDIP-T14JESD-609代码：e0
逻辑集成电路类型：ACTIVE DELAY LINE湿度敏感等级：3
功能数量：1抽头/阶步数：10
端子数量：14最高工作温度：70 °C
最低工作温度：输出极性：TRUE
封装主体材料：UNSPECIFIED封装代码：DIP
封装等效代码：DIP14,.3封装形状：RECTANGULAR
封装形式：IN-LINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：150 mA
可编程延迟线：NOProp。Delay @ Nom-Sup：750 ns
认证状态：Not Qualified座面最大高度：6.35 mm
子类别：Delay Lines最大供电电压 (Vsup)：5.25 V
最小供电电压 (Vsup)：4.75 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：TTL
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
总延迟标称（td）：750 ns宽度：7.62 mm
Base Number Matches：1

EPA460-750 数据手册

  
14 Pin DIP 10 Tap TTL Compatible Active Delay Lines  
with Leading And Trailing Edge Precision  
TAP DELAYS  
±±5 or ±ꢀ nSꢁ  
TOTAL DELAYS  
±±5 or ±ꢀ nSꢁ  
PART  
TAP DELAYS  
±±5 or ±ꢀ nSꢁ  
TOTAL DELAYS  
±±5 or ±ꢀ nSꢁ  
PART  
NUMBER  
NUMBER  
5
50  
60  
EPA460-50  
EPA460-60  
EPA460-75  
EPA460-100  
EPA460-125  
EPA460-150  
EPA460-175  
EPA460-200  
EPA460-225  
EPA460-250  
EPA460-300  
EPA460-350  
EPA460-400  
EPA460-420  
44  
45  
47  
50  
55  
60  
65  
70  
75  
80  
85  
90  
95  
100  
440  
450  
470  
500  
550  
600  
650  
700  
750  
800  
850  
900  
950  
1000  
EPA460-440  
EPA460-450  
EPA460-470  
EPA460-500  
EPA460-550  
EPA460-600  
EPA460-650  
EPA460-700  
EPA460-750  
EPA460-800  
EPA460-850  
EPA460-900  
EPA460-950  
EPA460-1000  
6
7.5  
10  
75  
100  
125  
150  
175  
200  
225  
250  
300  
350  
400  
420  
12.5  
15  
17.5  
20  
22.5  
25  
30  
35  
40  
42  
†Whichever is greater.  
Delay times referenced from input to leading edges at 25°C, 5.0V, with no load.  
DC Electrical Characteristics  
Parameter  
Schematic  
Test Conditions  
Min Max Unit  
V
High-Level Output Voltage  
Low-Level Output Voltage  
V
= min. V = max. I = max 2.7  
OH  
V
V
OH  
CC  
IL  
V
V
CC  
= min. V = min. I = max  
IH OL  
0.5  
-1.2V  
50  
OL  
OUTPUT  
14 VCC  
INPUT  
1
V
IH  
Input Clamp Voltage  
V
V
V
V
= min. I = II  
K
V
IK  
CC  
I
13  
3
4
11  
5
10  
6
9
8
12  
I
High-Level Input Current  
= max. V = 2.7V  
µA  
mA  
CC  
CC  
IN  
= max. V = 5.25V  
IN  
1.0  
I
Low-Level Input Current  
= max. V = 0.5V  
-2  
mA  
mA  
IL  
CC  
CC  
IN  
I
Short Circuit Output Current V  
= max. V  
OUT  
= 0.  
-40 -100  
OS  
(One output at a time)  
I
High-Level Supply Current  
Low-Level Supply Current  
Output Rise Time  
V
V
= max. V = OPEN  
150  
150  
4
mA  
mA  
nS  
CCH  
CC  
CC  
IN  
7
I
= max. V = 0  
IN  
CCL  
GROUND  
T
Td ≤ 500 nS (0.75 to 2.4 Volts)  
RO  
Td > 500 nS  
5
nS  
N
N
Fanout High-Level Output  
Fanout Low-Level Output  
V
CC  
V
CC  
= max. V  
= 2.7V  
20 TTL LOAD  
10 TTL LOAD  
H
L
OH  
= max. V = 0.5V  
OL  
Recommended  
Package Dimensions  
Operating Conditions  
Min Max Unit  
V
V
V
Supply Voltage  
4.  
V
75  
5.25  
CC  
IH  
IL  
High-Level Input Voltage  
Low-Level Input Voltage  
Input Clamp Current  
High-Level Output Current  
Low-Level Output Current  
Pulse Width of Total Delay  
Duty Cycle  
2.0  
V
0.8  
-18  
-1.0  
20  
V
PCA  
I
mA  
mA  
mA  
%
IK  
.280  
Max.  
EPA460-50  
Date Code  
I
OH  
I
OL  
P
*
40  
0
W
White Dot  
Pin#1  
d*  
40  
+70  
%
°C  
.780 Max.  
T
Operating Free-Air Temperature  
A
.020  
Min.  
*These two values are inter-dependent.  
.250  
Max.  
.010  
Typ.  
Input Pulse Test Conditions @ ꢀ±° C  
Unit  
.020  
Typ.  
.365  
Max.  
.100  
Typ.  
E
IN  
P
W
Pulse Input Voltage  
3.2  
110  
2.0  
1.0  
100  
5.0  
Volts  
%
.120  
Min.  
Pulse Width % of Total Delay  
Pulse Rise Time (0.75 - 2.4 Volts)  
Pulse Repetition Rate @ Td ≤ 200 nS  
Pulse Repetition Rate @ Td > 200 nS  
Supply Voltage  
T
nS  
RI  
P
MHz  
KHz  
Volts  
RR  
CC  
V
QAF-CSO1 Rev. B 8/25/94  
DSA460 Rev. A 2/5/96  
Unless Otherwise Noted Dimensions in Inches  
Tolerances:  
16799 SCHOENBORN ST.  
NORTH HILLS, CA 91343  
TEL: (818) 892-0761  
Fractional = 1/32  
36  
E L E C T R O N I C S I N C .  
.XX = .030  
.XXX = .010  
FAX: (818) 894-5791  
1

中文翻译

下载PDF

与EPA460-750相关器件

型号 品牌 获取价格 描述 数据表
EPA460-800 PCA

获取价格

 		14 Pin DIP 10 Tap TTL Compatible Active Delay Lines with Leading And Trailing Edge Precisi
EPA460-850 PCA

获取价格

 		14 Pin DIP 10 Tap TTL Compatible Active Delay Lines with Leading And Trailing Edge Precisi
EPA460-900 PCA

获取价格

 		14 Pin DIP 10 Tap TTL Compatible Active Delay Lines with Leading And Trailing Edge Precisi
EPA460-950 PCA

获取价格

 		14 Pin DIP 10 Tap TTL Compatible Active Delay Lines with Leading And Trailing Edge Precisi
EPA480 ETC

获取价格

 		DC-6GHz High Efficiency Heterojunction Power FET
EPA480B EXCELICS

获取价格

 		High Efficiency Heterojunction Power FET
EPA480BV EXCELICS

获取价格

 		High Efficiency Heterojunction Power FET
EPA480C EXCELICS

获取价格

 		High Efficiency Heterojunction Power FET
EPA480C-180F EXCELICS

获取价格

 		High Efficiency Heterojunction Power FET
EPA480C-CP083 EXCELICS

获取价格

 		High Efficiency Heterojunction Power FET

与EPA460-750相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证