Datasheet > EP910DM-40

EP910DM-40

更新时间： 2024-11-28 21:12:39

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟输入元件可编程逻辑
页数	文件大小	规格书
4页	128K
描述
UV PLD, 43ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EP910DM-40 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	WDIP, DIP40,.6	针数：	40
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.77	其他特性：	MACROCELLS INTERCONNECTED BY GLOBAL BUS; 24 MACROCELLS; 2 EXTERNAL CLOCKS
架构：	PAL-TYPE	最大时钟频率：	25 MHz
JESD-30 代码：	R-GDIP-T40	JESD-609代码：	e0
长度：	52.07 mm	专用输入次数：	12
I/O 线路数量：	24	输入次数：	36
输出次数：	24	产品条款数：	240
端子数量：	40	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	12 DEDICATED INPUTS, 24 I/O
输出函数：	MACROCELL	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	WDIP	封装等效代码：	DIP40,.6
封装形状：	RECTANGULAR	封装形式：	IN-LINE, WINDOW
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
可编程逻辑类型：	UV PLD	传播延迟：	43 ns
认证状态：	Not Qualified	座面最大高度：	5.588 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	15.24 mm	Base Number Matches：	1

12 3 4

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EP910DM-45	ALTERA	获取价格	Programmable Logic Device, PAL-Type, CMOS, CDIP40,
EP910DM-45	ROCHESTER	获取价格	EE PLD,
EP910DM883B-40	ALTERA	获取价格	UV PLD, 43ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910EPLD	ETC	获取价格	HIGH PERFORMANCE 24 MACROCELL EPLD
EP910I	ALTERA	获取价格	Classic EPLD Family
EP910IDC-15	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910IDC40-12	ALTERA	获取价格	UV PLD, 12ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910IDI-25	ALTERA	获取价格	UV PLD, 28ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910ILC-12	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910ILC-15	ETC	获取价格	UV-Erasable/OTP PLD