Datasheet > EP910DC40-40

EP910DC40-40

更新时间： 2024-11-28 20:07:51

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
42页	719K
描述
UV PLD, 43ns, CMOS, CDIP40, WINDOWED, CERDIP-40

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EP910DC40-40 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	WDIP,	针数：	40
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.74	其他特性：	24 MACROCELLS; 2 EXTERNAL CLOCKS
最大时钟频率：	32.3 MHz	JESD-30 代码：	R-GDIP-T40
长度：	52.07 mm	专用输入次数：	12
I/O 线路数量：	24	端子数量：	40
最高工作温度：	70 °C	最低工作温度：
组织：	12 DEDICATED INPUTS, 24 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	WDIP
封装形状：	RECTANGULAR	封装形式：	IN-LINE, WINDOW
可编程逻辑类型：	UV PLD	传播延迟：	43 ns
认证状态：	Not Qualified	座面最大高度：	5.75 mm
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	宽度：	15.24 mm
Base Number Matches：	1

EP910DC40-40 数据手册

Classic

EPLD Family

May 1999, ver. 5

Data Sheet

■

Complete device family with logic densities of 300 to 900 usable gates

(see Table 1)

Device erasure and reprogramming with non-volatile EPROM

configuration elements

Fast pin-to-pin logic delays as low as 10 ns and counter frequencies

as high as 100 MHz

24 to 68 pins available in dual in-line package (DIP), plastic J-lead

chip carrier (PLCC), pin-grid array (PGA), and small-outline

integrated circuit (SOIC) packages

Features

■

Programmable security bit for protection of proprietary designs

100% generically tested to provide 100% programming yield

Programmable registers providing D, T, JK, and SR flipflops with

individual clear and clock controls

■

Software design support featuring the Altera^®MAX+PLUS^®II

development system on Windows-based PCs, as well as

Sun SPARCstation, HP 9000 Series 700/800, IBM RISC System/6000

workstations, and third-party development systems

Programming support with Altera’s Master Programming Unit

(MPU); programming hardware from Data I/O, BP Microsystems,

and other third-party programming vendors

Additional design entry and simulation support provided by EDIF,

library of parameterized modules (LPM), Verilog HDL, VHDL, and

other interfaces to popular EDA tools from manufacturers such as

Cadence, Exemplar Logic, Mentor Graphics, OrCAD, Synopsys,

Synplicity, and VeriBest

■

Table 1. Classic Device Features

Feature EP610

EP910

EP910I

EP1810

EP610I

Usable gates

300

450

900

Macrocells

Maximum user I/O pins

(ns)

(MHz)

100

76.9

CNT

Altera Corporation

745

A-DS-CLASSIC-05

12 3 4 5 6 7...42

中文翻译

下载PDF

与EP910DC40-40相关器件

型号	品牌	获取价格	描述	数据表
EP910DI-30	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910DI-30	ALTERA	获取价格	UV PLD, 30ns, CDIP40, WINDOWED, CERDIP-40
EP910DI-35	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910DI-40	ALTERA	获取价格	UV PLD, 43ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI40-30	ALTERA	获取价格	UV PLD, 33ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI40-35	ALTERA	获取价格	UV PLD, 38ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI40-40	ALTERA	获取价格	UV PLD, 43ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI-45	ETC	获取价格	UV-Erasable/OTP PLD
EP910DM-40	ALTERA	获取价格	UV PLD, 43ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DM-45	ALTERA	获取价格	Programmable Logic Device, PAL-Type, CMOS, CDIP40,

与EP910DC40-40相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

47
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

37
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

65
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

61

产品中心

服务支持

精选活动

关于我们

帮助中心

EP910DC40-40

EP910DC40-40 技术参数

EP910DC40-40 数据手册

与EP910DC40-40相关器件

与EP910DC40-40相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EP910DC40-40

EP910DC40-40 技术参数

EP910DC40-40 数据手册

与EP910DC40-40相关器件

与EP910DC40-40相关文章

您还可以找

您在本页遇到什么问题？