Datasheet > EP910DC-35

EP910DC-35

更新时间： 2024-11-28 19:57:19

品牌	Logo	应用领域
阿尔特拉 - ALTERA		时钟 LTE 输入元件可编程逻辑
页数	文件大小	规格书
9页	233K
描述
UV PLD, 38ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

EP910DC-35 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	DIP, DIP40,.6	针数：	40
Reach Compliance Code：	unknown	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.77
Is Samacsys：	N	其他特性：	MACROCELLS INTERCONNECTED BY GLOBAL BUS; 24 MACROCELLS; 2 EXTERNAL CLOCKS
架构：	PAL-TYPE	最大时钟频率：	28.6 MHz
JESD-30 代码：	R-GDIP-T40	JESD-609代码：	e0
专用输入次数：	12	I/O 线路数量：	24
输入次数：	36	输出次数：	24
产品条款数：	240	端子数量：	40
最高工作温度：	70 °C	最低工作温度：
组织：	12 DEDICATED INPUTS, 24 I/O	输出函数：	MACROCELL
封装主体材料：	CERAMIC, GLASS-SEALED	封装代码：	DIP
封装等效代码：	DIP40,.6	封装形状：	RECTANGULAR
封装形式：	IN-LINE	峰值回流温度（摄氏度）：	220
电源：	5 V	可编程逻辑类型：	UV PLD
传播延迟：	38 ns	认证状态：	Not Qualified
子类别：	Programmable Logic Devices	最大供电电压：	5.25 V
最小供电电压：	4.75 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
Base Number Matches：	1

12 3 4 5 6 7...9

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
EP910DC-40	ALTERA	获取价格	UV PLD, 43ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DC40-30	ALTERA	获取价格	UV PLD, 33ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DC40-35	ALTERA	获取价格	UV PLD, 38ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DC40-40	ALTERA	获取价格	UV PLD, 43ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI-30	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910DI-30	ALTERA	获取价格	UV PLD, 30ns, CDIP40, WINDOWED, CERDIP-40
EP910DI-35	ROCHESTER	获取价格	HIGH PERFORMANCE EPLD with a 24-macrocell array design 40 pin DIP
EP910DI-40	ALTERA	获取价格	UV PLD, 43ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI40-30	ALTERA	获取价格	UV PLD, 33ns, CMOS, CDIP40, WINDOWED, CERDIP-40
EP910DI40-35	ALTERA	获取价格	UV PLD, 38ns, PAL-Type, CMOS, CDIP40, WINDOWED, CERDIP-40