Datasheet > EP20K200QI208-1

EP20K200QI208-1

更新时间： 2024-11-07 18:09:19

品牌	Logo	应用领域
阿尔特拉 - ALTERA		LTE 栅输入元件可编程逻辑
页数	文件大小	规格书
92页	1260K
描述
Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EP20K200QI208-1 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	FQFP, QFP208,1.2SQ,20
针数：	208	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.63
Is Samacsys：	N	JESD-30 代码：	S-PQFP-G208
JESD-609代码：	e0	长度：	28 mm
湿度敏感等级：	3	专用输入次数：	4
I/O 线路数量：	144	输入次数：	138
逻辑单元数量：	8320	输出次数：	138
端子数量：	208	组织：	4 DEDICATED INPUTS, 144 I/O
输出函数：	MACROCELL	封装主体材料：	PLASTIC/EPOXY
封装代码：	FQFP	封装等效代码：	QFP208,1.2SQ,20
封装形状：	SQUARE	封装形式：	FLATPACK, FINE PITCH
峰值回流温度（摄氏度）：	220	电源：	2.5,2.5/3.3 V
可编程逻辑类型：	LOADABLE PLD	认证状态：	Not Qualified
座面最大高度：	4.1 mm	子类别：	Field Programmable Gate Arrays
最大供电电压：	2.625 V	最小供电电压：	2.375 V
标称供电电压：	2.5 V	表面贴装：	YES
技术：	CMOS	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	28 mm	Base Number Matches：	1

EP20K200QI208-1 数据手册

APEX 20K

Programmable Logic

Device Family

January 2001, ver. 3.3

Data Sheet

ꢀ

Industry’s first programmable logic device (PLD) incorporating

system-on-a-programmable-chip integration

–

Features...

MultiCore^TMarchitecture integrating look-up table (LUT) logic,

product-term logic, and embedded memory

–

LUT logic used for register-intensive functions

Embedded system block (ESB) used to implement memory

functions, including first-in first-out (FIFO) buffers, dual-port

RAM, and content-addressable memory (CAM)

ESB implementation of product-term logic used for

combinatorial-intensive functions

Preliminary

Information

–

ꢀ

High density

–

30,000 to 1.5 million typical gates (see Tables 1 and 2)

Up to 51,840 logic elements (LEs)

Up to 442,368 RAM bits that can be used without reducing

available logic

–

Up to 3,456 product-term-based macrocells

Table 1. APEX 20K Device Features

Note (1)

Feature

EP20K30E EP20K60E EP20K100 EP20K100E EP20K160E EP20K200

EP20K200E

Maximum

system

gates

113,000

30,000

162,000

60,000

263,000

100,000

263,000

404,000

526,000

Typical

gates

100,000

160,000

200,000

LEs

1,200

2,560

4,160

6,400

8,320

ESBs

Maximum

RAM bits

24,576

32,768

53,248

81,920

106,496

Maximum

192

128

256

196

416

252

416

246

640

316

832

382

832

376

macrocells

Maximum

user I/O

pins

Altera Corporation

A-DS-APEX20K-03.3

12 3 4 5 6 7...92

中文翻译

下载PDF

与EP20K200QI208-1相关器件

型号	品牌	获取价格	描述	数据表
EP20K200QI208-1ES	ETC	获取价格	FPGA
EP20K200QI208-1X	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EP20K200QI208-2	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EP20K200QI208-2ES	ETC	获取价格	FPGA
EP20K200QI208-2X	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EP20K200QI208-3	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EP20K200QI208-3ES	ETC	获取价格	FPGA
EP20K200QI208-3X	ALTERA	获取价格	Loadable PLD, CMOS, PQFP208, 30.40 X 30.40 MM, 0.50 MM PITCH, PLASTIC, QFP-208
EP20K200QI240-1	ALTERA	获取价格	Loadable PLD, CMOS, PQFP240, 34.90 X 34.90 MM, 0.50 MM PITCH, PLASTIC, QFP-240
EP20K200QI240-1ES	ETC	获取价格	FPGA

与EP20K200QI208-1相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

19
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

16
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

39
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

37

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K200QI208-1

EP20K200QI208-1 技术参数

EP20K200QI208-1 数据手册

与EP20K200QI208-1相关器件

与EP20K200QI208-1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K200QI208-1

EP20K200QI208-1 技术参数

EP20K200QI208-1 数据手册

与EP20K200QI208-1相关器件

与EP20K200QI208-1相关文章

您还可以找

您在本页遇到什么问题？