Datasheet > EP20K200CF484C8

EP20K200CF484C8

更新时间： 2024-09-18 21:10:59

品牌	Logo	应用领域
阿尔特拉 - ALTERA		栅输入元件可编程逻辑
页数	文件大小	规格书
90页	524K
描述
Loadable PLD, 1.78ns, CMOS, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

EP20K200CF484C8 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	23 X 23 MM, 1 MM PITCH, FBGA-484	针数：	484
Reach Compliance Code：	compliant	ECCN代码：	3A991
HTS代码：	8542.39.00.01	风险等级：	5.54
JESD-30 代码：	S-PBGA-B484	JESD-609代码：	e0
长度：	23 mm	湿度敏感等级：	3
专用输入次数：	4	I/O 线路数量：	376
输入次数：	368	逻辑单元数量：	8320
输出次数：	368	端子数量：	484
最高工作温度：	85 °C	最低工作温度：
组织：	4 DEDICATED INPUTS, 376 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA484,22X22,40	封装形状：	SQUARE
封装形式：	GRID ARRAY	峰值回流温度（摄氏度）：	220
电源：	1.8,1.8/3.3 V	可编程逻辑类型：	LOADABLE PLD
传播延迟：	1.78 ns	认证状态：	Not Qualified
座面最大高度：	2.6 mm	子类别：	Field Programmable Gate Arrays
最大供电电压：	1.89 V	最小供电电压：	1.71 V
标称供电电压：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	23 mm
Base Number Matches：	1

EP20K200CF484C8 数据手册

APEX 20KC

Programmable Logic

Device

February 2004 ver. 2.2

Data Sheet

■

Programmable logic device (PLD) manufactured using a 0.15-µm all-

Features...

layer copper-metal fabrication process

–

25 to 35% faster design performance than APEX^TM20KE devices

Pin-compatible with APEX 20KE devices

High-performance, low-power copper interconnect

MultiCore^TMarchitecture integrating look-up table (LUT) logic

and embedded memory

–

LUT logic used for register-intensive functions

Embedded system blocks (ESBs) used to implement memory

functions, including first-in first-out (FIFO) buffers, dual-port

RAM, and content-addressable memory (CAM)

■

High-density architecture

–

200,000 to 1 million typical gates (see Table 1)

Up to 38,400 logic elements (LEs)

Up to 327,680 RAM bits that can be used without reducing

available logic

Table 1. APEX 20KC Device Features

Note (1)

Feature

EP20K200C

EP20K400C

EP20K600C

EP20K1000C

Maximum system gates

Typical gates

526,000

200,000

8,320

1,052,000

400,000

16,640

104

1,537,000

600,000

24,320

152

1,772,000

1,000,000

38,400

160

LEs

ESBs

Maximum RAM bits

PLLs (2)

106,496

212,992

311,296

327,680

Speed grades (3)

Maximum macrocells

Maximum user I/O pins

-7, -8, -9

832

-7, -8, -9

1,664

-7, -8, -9

2,432

-7, -8, -9

2,560

376

488

588

708

Notes to Table 1:

(1) The embedded IEEE Std. 1149.1 Joint Test Action Group (JTAG) boundary-scan circuitry contributes up to

57,000 additional gates.

(2) PLL: phase-locked loop.

(3) The -7 speed grade provides the fastest performance.

Altera Corporation

DS-APEX20KC-2.2

12 3 4 5 6 7...90

中文翻译

下载PDF

EP20K200CF484C8 替代型号

型号	品牌	替代类型	描述	数据表
EP20K200EFC484-2XN	ALTERA	功能相似	Loadable PLD, 1.97ns, CMOS, PBGA484, FINE LINE, BGA-484

与EP20K200CF484C8相关器件

型号	品牌	获取价格	描述	数据表
EP20K200CF484C-8	INTEL	获取价格	LOADABLE PLD, 1.78ns, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
EP20K200CF484C8N	INTEL	获取价格	LOADABLE PLD, 1.78ns, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
EP20K200CF484I7ES	ETC	获取价格	ASIC
EP20K200CF484I8ES	ETC	获取价格	ASIC
EP20K200CF484I8N	INTEL	获取价格	LOADABLE PLD, 1.78ns, PBGA484, 23 X 23 MM, 1 MM PITCH, FBGA-484
EP20K200CF484I9ES	ETC	获取价格	ASIC
EP20K200CF672C7	ETC	获取价格	ASIC
EP20K200CF672C-7	ALTERA	获取价格	Loadable PLD, 1.6ns, PBGA672, 27 X 27 MM, 1 MM PITCH, FINE LINE, BGA-672
EP20K200CF672C8	ETC	获取价格	ASIC
EP20K200CF672C-8	INTEL	获取价格	Loadable PLD, PBGA672, 27 X 27 MM, 1 MM PITCH, FINE LINE, BGA-672

与EP20K200CF484C8相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

20
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

18
SL74HC10N：高性能三输入与非门解析
2024-09-03

95
AIC1781A 电池充电控制器深度解析
2024-09-03

85

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K200CF484C8

EP20K200CF484C8 技术参数

EP20K200CF484C8 数据手册

EP20K200CF484C8 替代型号

与EP20K200CF484C8相关器件

与EP20K200CF484C8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EP20K200CF484C8

EP20K200CF484C8 技术参数

EP20K200CF484C8 数据手册

EP20K200CF484C8 替代型号

与EP20K200CF484C8相关器件

与EP20K200CF484C8相关文章

您还可以找

您在本页遇到什么问题？