Datasheet > EDE5108AESK-5C-E

EDE5108AESK-5C-E

更新时间： 2024-11-07 22:31:03

品牌	Logo	应用领域
尔必达 - ELPIDA		动态存储器双倍数据速率
页数	文件大小	规格书
65页	654K
描述
512M bits DDR2 SDRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EDE5108AESK-5C-E 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA, BGA60,9X11,32
针数：	60	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.28
风险等级：	5.82	访问模式：	FOUR BANK PAGE BURST
最长访问时间：	0.5 ns	其他特性：	AUTO/SELF REFRESH
最大时钟频率 (fCLK)：	267 MHz	I/O 类型：	COMMON
交错的突发长度：	4,8	JESD-30 代码：	R-PBGA-B60
JESD-609代码：	e1	长度：	11.5 mm
内存密度：	536870912 bit	内存集成电路类型：	DDR DRAM
内存宽度：	8	功能数量：	1
端口数量：	1	端子数量：	60
字数：	67108864 words	字数代码：	64000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：		组织：	64MX8
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TFBGA	封装等效代码：	BGA60,9X11,32
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	电源：	1.8 V
认证状态：	Not Qualified	刷新周期：	8192
座面最大高度：	1.12 mm	自我刷新：	YES
连续突发长度：	4,8	最大待机电流：	0.01 A
子类别：	DRAMs	最大供电电压 (Vsup)：	1.9 V
最小供电电压 (Vsup)：	1.7 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	OTHER	端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：	BALL	端子节距：	0.8 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	11 mm

EDE5108AESK-5C-E 数据手册

DATA SHEET

512M bits DDR2 SDRAM

EDE5104AESK (128M words × 4 bits)

EDE5108AESK (64M words × 8 bits)

Features

Description

The EDE5104AESK is a 512M bits DDR2 SDRAM

• Power supply: VDD, VDDQ = 1.8V ± 0.1V

organized as 33,554,432 words × 4 bits × 4 banks.

• Double-data-rate architecture: two data transfers per

clock cycle

The EDE5108AESK is a 512M bits DDR2 SDRAM

organized as 16,777,216 words × 8 bits × 4 banks.

They are packaged in 60-ball FBGA (µBGA^) package.

• Bi-directional, differential data strobe (DQS and

/DQS) is transmitted/received with data, to be used in

capturing data at the receiver

• DQS is edge aligned with data for READs: center-

aligned with data for WRITEs

• Differential clock inputs (CK and /CK)

• DLL aligns DQ and DQS transitions with CK

transitions

• Commands entered on each positive CK edge: data

and data mask referenced to both edges of DQS

• Four internal banks for concurrent operation

• Data mask (DM) for write data

• Burst lengths: 4, 8

• /CAS Latency (CL): 3, 4, 5

• Auto precharge operation for each burst access

• Auto refresh and self refresh modes

• Average refresh period

7.8µs at 0°C ≤ TC ≤ +85°C

3.9µs at +85°C < TC ≤ +95°C

• SSTL_18 compatible I/O

• Posted CAS by programmable additive latency for

better command and data bus efficiency

• Off-Chip-Driver Impedance Adjustment and On-Die-

Termination for better signal quality

• Programmable RDQS, /RDQS output for making × 8

organization compatible to × 4 organization

• /DQS, (/RDQS) can be disabled for single-ended

Data Strobe operation.

• FBGA (µBGA) package with lead free solder

(Sn-Ag-Cu)

Document No. E0562E50 (Ver. 5.0)

Date Published May 2005 (K) Japan

Printed in Japan

URL: http://www.elpida.com

Elpida Memory, Inc. 2004-2005

12 3 4 5 6 7...65

中文翻译

下载PDF

与EDE5108AESK-5C-E相关器件

型号	品牌	获取价格	描述	数据表
EDE5108AESK-6E-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGBG	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGBG-5C-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGBG-6E-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGSE	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGSE-4A-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGSE-5C-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGSE-6C-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AGSE-6E-E	ELPIDA	获取价格	512M bits DDR2 SDRAM
EDE5108AHBG	ELPIDA	获取价格	512M bits DDR2 SDRAM

与EDE5108AESK-5C-E相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

19
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

16
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

39
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

37

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE5108AESK-5C-E

EDE5108AESK-5C-E 技术参数

EDE5108AESK-5C-E 数据手册

与EDE5108AESK-5C-E相关器件

与EDE5108AESK-5C-E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE5108AESK-5C-E

EDE5108AESK-5C-E 技术参数

EDE5108AESK-5C-E 数据手册

与EDE5108AESK-5C-E相关器件

与EDE5108AESK-5C-E相关文章

您还可以找

您在本页遇到什么问题？