Datasheet > 存储 > DRAM> EDE2508AASE-AE-E

EDE2508AASE-AE-E

更新时间： 2024-09-18 06:55:55

品牌	Logo	应用领域
尔必达 - ELPIDA		存储内存集成电路动态存储器双倍数据速率
页数	文件大小	规格书
66页	673K
描述
256M bits DDR2 SDRAM for HYPER DIMM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

EDE2508AASE-AE-E 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	TFBGA,
针数：	64	Reach Compliance Code：	unknown
ECCN代码：	EAR99	HTS代码：	8542.32.00.24
风险等级：	5.84	Is Samacsys：	N
访问模式：	FOUR BANK PAGE BURST	最长访问时间：	0.5 ns
其他特性：	AUTO/SELF REFRESH	JESD-30 代码：	R-PBGA-B64
JESD-609代码：	e1	长度：	13.8 mm
内存密度：	268435456 bit	内存集成电路类型：	DDR DRAM
内存宽度：	8	功能数量：	1
端口数量：	1	端子数量：	64
字数：	33554432 words	字数代码：	32000000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：		组织：	32MX8
封装主体材料：	PLASTIC/EPOXY	封装代码：	TFBGA
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
峰值回流温度（摄氏度）：	260	认证状态：	Not Qualified
座面最大高度：	1.12 mm	自我刷新：	YES
最大供电电压 (Vsup)：	1.9 V	最小供电电压 (Vsup)：	1.8 V
标称供电电压 (Vsup)：	1.85 V	表面贴装：	YES
技术：	CMOS	温度等级：	OTHER
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	0.8 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	11.3 mm
Base Number Matches：	1

EDE2508AASE-AE-E 数据手册

PRELIMINARY DATA SHEET

256M bits DDR2 SDRAM

for HYPER DIMM

EDE2508AASE-DF, -BE, -AE (32M words × 8 bits)

EDE2516AASE-DF, -BE, -AE (16M words × 16 bits)

Description

Features

The EDE2508AA is a 256M bits DDR2 SDRAM

• 1.8V power supply

organized as 8,388,608 words × 8 bits × 4 banks.

• Double-data-rate architecture: two data transfers per

clock cycle

It is packaged in 64-ball FBGA package.

• Bi-directional, differential data strobe (DQS and

/DQS) is transmitted/received with data, to be used in

capturing data at the receiver

The EDE2516AA is a 256M bits DDR2 SDRAM

organized as 4,194,304 words × 16 bits × 4 banks.

It is packaged in 84-ball FBGA package.

• DQS is edge aligned with data for READs: center-

aligned with data for WRITEs

• Differential clock inputs (CK and /CK)

• DLL aligns DQ and DQS transitions with CK

transitions

• Commands entered on each positive CK edge: data

and data mask referenced to both edges of DQS

• Four internal banks for concurrent operation

• Data mask (DM) for write data

• Burst lengths: 4, 8

• /CAS Latency (CL): 3, 4, 5

• Auto precharge operation for each burst access

• Auto refresh and self refresh modes

• 7.8µs average periodic refresh interval

• 1.8V (SSTL_18 compatible) I/O

• Posted CAS by programmable additive latency for

better command and data bus efficiency

• Off-Chip-Driver Impedance Adjustment and On-Die-

Termination for better signal quality

• Programmable RDQS, /RDQS output for making × 8

organization compatible to × 4 organization

• /DQS, (/RDQS) can be disabled for single-ended

Data Strobe operation.

• FBGA package with lead free solder (Sn-Ag-Cu)

Document No. E0515E12 (Ver. 1.2)

Date Published February 2006 (K) Japan

URL: http://www.elpida.com

Elpida Memory, Inc. 2004-2006

12 3 4 5 6 7...66

中文翻译

下载PDF

与EDE2508AASE-AE-E相关器件

型号	品牌	获取价格	描述	数据表
EDE2508AASE-BE	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM
EDE2508AASE-BE-E	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM
EDE2508AASE-DF	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM
EDE2508AASE-DF-E	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM
EDE2508ABSE	ELPIDA	获取价格	256M bits DDR2 SDRAM
EDE2508ABSE-5C-E	ELPIDA	获取价格	256M bits DDR2 SDRAM
EDE2508ABSE-6C-E	ELPIDA	获取价格	256M bits DDR2 SDRAM
EDE2508ABSE-6E-E	ELPIDA	获取价格	256M bits DDR2 SDRAM
EDE2508ABSE-GE	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM
EDE2508ABSE-GE-E	ELPIDA	获取价格	256M bits DDR2 SDRAM for HYPER DIMM

与EDE2508AASE-AE-E相关文章

摩尔斯微电子在美国约书亚树国家公园测试 Wi-Fi HaLow
2024-09-18

23
贸泽上架Tallysman TW5386智能GNSS天线
2024-09-18

21
SL74HC10N：高性能三输入与非门解析
2024-09-03

96
AIC1781A 电池充电控制器深度解析
2024-09-03

87

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE2508AASE-AE-E

EDE2508AASE-AE-E 技术参数

EDE2508AASE-AE-E 数据手册

与EDE2508AASE-AE-E相关器件

与EDE2508AASE-AE-E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

EDE2508AASE-AE-E

EDE2508AASE-AE-E 技术参数

EDE2508AASE-AE-E 数据手册

与EDE2508AASE-AE-E相关器件

与EDE2508AASE-AE-E相关文章

您还可以找

您在本页遇到什么问题？