5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> EDD5116ADTA-7B-E
EDD5116ADTA-7B-E PDF预览

EDD5116ADTA-7B-E

更新时间： 2024-11-06 22:49:15
品牌 Logo 应用领域
尔必达 - ELPIDA 动态存储器双倍数据速率
页数 文件大小 规格书
49页 549K
描述
512M bits DDR SDRAM

阅读下载

中文翻译

获取价格

EDD5116ADTA-7B-E 数据手册

 浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第2页浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第3页浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第4页浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第5页浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第6页浏览型号EDD5116ADTA-7B-E的Datasheet PDF文件第7页 
PRELIMINARY DATA SHEET  
512M bits DDR SDRAM  
EDD5104ADTA-E (128M words × 4 bits)  
EDD5108ADTA-E (64M words × 8 bits)  
EDD5116ADTA-E (32M words × 16 bits)  
Pin Configurations  
Description  
The EDD5104AD, the EDD5108AD and the  
EDD5116AD are 512M bits Double Data Rate (DDR)  
SDRAM. Read and write operations are performed at  
the cross points of the CK and the /CK. This high-  
speed data transfer is realized by the 2 bits prefetch-  
pipelined architecture. Data strobe (DQS) both for  
read and write are available for high speed and reliable  
data bus design. By setting extended mode register,  
the on-chip Delay Locked Loop (DLL) can be set  
enable or disable. It is packaged in standard 66-pin  
plastic TSOP (II).  
/xxx indicates active low signal.  
66-pin Plastic TSOP(II)  
VDD  
NC  
VDD  
DQ0  
VDD  
DQ0  
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
1
2
VSS VSS VSS  
DQ15 DQ7 NC  
VSSQ VSSQ VSSQ  
VDDQ  
NC  
DQ0  
VSSQ  
NC  
VDDQ VDDQ  
3
4
5
6
7
8
NC  
DQ1  
DQ1  
DQ2  
DQ14 NC  
NC  
DQ13 DQ6 DQ3  
VDDQ VDDQ VDDQ  
VSSQ VSSQ  
NC  
DQ2  
DQ3  
DQ4  
DQ12 NC  
NC  
NC  
DQ11 DQ5 NC  
VSSQ VSSQ VSSQ  
VDDQ  
NC  
DQ1  
VSSQ  
NC  
NC  
VDDQ  
NC  
VDDQ VDDQ  
9
NC  
DQ3  
DQ5  
DQ6  
10  
11  
12  
13  
14  
15  
DQ10 NC  
NC  
DQ9 DQ4 DQ2  
VDDQ VDDQ VDDQ  
VSSQ VSSQ  
NC  
NC  
DQ7  
NC  
DQ8 NC  
NC  
NC  
NC  
NC  
Features  
VDDQ VDDQ  
NC  
VSSQ VSSQ VSSQ  
UDQS DQS DQS  
• Power supply: VDD, VDDQ = 2.5V ± 0.2V  
• Data Rate: 333Mbps/266Mbps (max.)  
LDQS 16  
NC  
VDD  
NC  
NC  
VDD  
NC  
NC  
VDD  
NC  
LDM  
/WE  
/CAS  
/RAS  
/CS  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
NC  
NC  
NC  
VREF VREF VREF  
VSS VSS VSS  
• Double Data Rate architecture; two data transfers per  
NC  
NC  
UDM DM  
/CK /CK /CK  
CK  
CK CK  
CKE CKE CKE  
NC  
NC NC  
DM  
clock cycle  
/WE  
/CAS  
/RAS  
/CS  
/WE  
/CAS  
/RAS  
/CS  
NC  
BA0  
BA1  
• Bi-directional, data strobe (DQS) is transmitted  
/received with data, to be used in capturing data at  
the receiver  
NC  
NC  
BA0  
BA1  
A12 A12 A12  
A11 A11 A11  
BA0  
BA1  
A10(AP)  
A0  
A1  
A2  
A3  
VDD  
• Data inputs, outputs, and DM are synchronized with  
A9  
A8  
A7  
A6  
A5  
A4  
A9  
A8  
A7  
A6  
A5  
A4  
A9  
A8  
A7  
A6  
A5  
A4  
DQS  
A10(AP) A10(AP)  
A0  
A1  
A2  
A3  
VDD  
A0  
A1  
A2  
A3  
VDD  
• 4 internal banks for concurrent operation  
• DQS is edge aligned with data for READs; center  
aligned with data for WRITEs  
VSS VSS VSS  
• Differential clock inputs (CK and /CK)  
X 16  
• DLL aligns DQ and DQS transitions with CK  
X 8  
X 4  
transitions  
• Commands entered on each positive CK edge; data  
(Top view)  
and data mask referenced to both edges of DQS  
A0 to A12  
BA0, BA1  
DQ0 to DQ15  
Address input  
Bank select address  
Data-input/output  
• Data mask (DM) for write data  
• Auto precharge option for each burst access  
• SSTL_2 compatible I/O  
• Programmable burst length (BL): 2, 4, 8  
• Programmable /CAS latency (CL): 2, 2.5  
• Programmable output driver strength: normal/weak  
• Refresh cycles: 8192 refresh cycles/64ms  
7.8µs maximum average periodic refresh interval  
• 2 variations of refresh  
DQS, LDQS, UDQS Input and output data strobe  
/CS  
Chip select  
/RAS  
/CAS  
/WE  
DM, LDM, UDM  
CK  
/CK  
CKE  
VREF  
VDD  
VSS  
Row address strobe command  
Column address strobe command  
Write enable  
Input mask  
Clock input  
Differential clock input  
Clock enable  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
Auto refresh  
Self refresh  
VDDQ  
VSSQ  
NC  
• TSOP (II) package with lead free solder (Sn-Bi)  
Document No. E0501E10 (Ver. 1.0)  
Date Published March 2004 (K) Japan  
URL: http://www.elpida.com  
Elpida Memory, Inc. 2004  
1234567...49

中文翻译

下载PDF

与EDD5116ADTA-7B-E相关器件

型号 品牌 获取价格 描述 数据表
EDD5116ADTA-7BL ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5116ADTA-7BL-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5116ADTA-7BTI ELPIDA

获取价格

 		512M bits DDR SDRAM WTR (Wide Temperature Range)
EDD5116ADTA-7BTI-E ELPIDA

获取价格

 		DDR DRAM, 32MX16, 0.75ns, CMOS, PDSO66, PLASTIC, TSOP2-66
EDD5116ADTA-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5116ADTA-LI ELPIDA

获取价格

 		512M bits DDR SDRAM WTR (Wide Temperature Range)
EDD5116ADTA-TI ELPIDA

获取价格

 		512M bits DDR SDRAM WTR (Wide Temperature Range)
EDD5116AFBG-5B-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5116AFBG-5C-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5116AFBG-6B-E ELPIDA

获取价格

 		512M bits DDR SDRAM

与EDD5116ADTA-7B-E相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证