5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> EDD5104ABTA-7A
EDD5104ABTA-7A PDF预览

EDD5104ABTA-7A

更新时间： 2024-11-08 22:29:11
品牌 Logo 应用领域
尔必达 - ELPIDA 存储内存集成电路光电二极管动态存储器双倍数据速率时钟
页数 文件大小 规格书
50页 438K
描述
512M bits DDR SDRAM

阅读下载

中文翻译

获取价格

EDD5104ABTA-7A 技术参数

是否Rohs认证：不符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSOP2, TSSOP66,.46
针数：66Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.28
风险等级：5.92Is Samacsys：N
访问模式：FOUR BANK PAGE BURST最长访问时间：0.75 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：133 MHz
I/O 类型：COMMON交错的突发长度：2,4,8
JESD-30 代码：R-PDSO-G66JESD-609代码：e0
长度：22.22 mm内存密度：536870912 bit
内存集成电路类型：DDR DRAM内存宽度：4
功能数量：1端口数量：1
端子数量：66字数：134217728 words
字数代码：128000000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：128MX4输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2
封装等效代码：TSSOP66,.46封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：2.5 V认证状态：Not Qualified
刷新周期：8192座面最大高度：1.2 mm
自我刷新：YES连续突发长度：2,4,8
最大待机电流：0.003 A子类别：DRAMs
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：10.16 mm
Base Number Matches：1

EDD5104ABTA-7A 数据手册

 浏览型号EDD5104ABTA-7A的Datasheet PDF文件第2页浏览型号EDD5104ABTA-7A的Datasheet PDF文件第3页浏览型号EDD5104ABTA-7A的Datasheet PDF文件第4页浏览型号EDD5104ABTA-7A的Datasheet PDF文件第5页浏览型号EDD5104ABTA-7A的Datasheet PDF文件第6页浏览型号EDD5104ABTA-7A的Datasheet PDF文件第7页 
PRELIMINARY DATA SHEET  
512M bits DDR SDRAM  
EDD5104ABTA (128M words × 4 bits)  
EDD5108ABTA (64M words × 8 bits)  
Pin Configurations  
Description  
The EDD5104AB is a 512M bits Double Data Rate  
(DDR) SDRAM organized as 33,554,432 words × 4 bits  
× 4 banks. The EDD5108AB is a 512M bits DDR  
SDRAM organized as 16,777,216 words × 8 bits × 4  
banks. Read and write operations are performed at the  
cross points of the CK and the /CK. This high-speed  
data transfer is realized by the 2 bits prefetch-pipelined  
architecture. Data strobe (DQS) both for read and  
write are available for high speed and reliable data bus  
design. By setting extended mode resistor, the on-chip  
Delay Locked Loop (DLL) can be set enable or disable.  
/xxx indicates active low signal.  
66-pin TSOP(II)10.16mm(400)  
VDD  
NC  
VDD  
DQ0  
VSS VSS  
DQ7 NC  
VSSQ VSSQ  
1
2
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
VDDQ VDDQ  
3
NC  
NC  
NC  
NC  
4
DQ0  
DQ1  
DQ6 DQ3  
VDDQ VDDQ  
5
VSSQ VSSQ  
6
NC  
NC  
NC  
DQ2  
NC  
NC  
7
8
DQ5 NC  
VSSQ VSSQ  
VDDQ VDDQ  
9
NC  
DQ1  
VSSQ VSSQ  
NC  
NC  
VDDQ VDDQ  
NC  
NC  
VDD  
NC  
NC  
/WE  
/CAS  
/RAS  
/CS  
NC  
BA0  
BA1  
NC  
DQ3  
NC  
NC  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
DQ4 DQ2  
VDDQ VDDQ  
They are packaged in standard 66-pin plastic TSOP  
NC  
NC  
NC  
NC  
NC  
NC  
(II)10.16mm(400).  
VSSQ VSSQ  
DQS DQS  
Features  
NC  
NC  
VDD  
NC  
NC  
NC  
• 2.5 V power supply: VDDQ = 2.5V ± 0.2V  
: VDD = 2.5V ± 0.2V  
• Data Rate: 333Mbps/266Mbps (max.)  
VREF VREF  
VSS VSS  
NC  
DM  
/CK  
CK  
DM  
/CK  
CK  
/WE  
/CAS  
/RAS  
/CS  
NC  
BA0  
BA1  
• Double Data Rate architecture; two data transfers per  
CKE CKE  
clock cycle  
NC  
A12  
A11  
A9  
NC  
A12  
A11  
A9  
• Bi-directional, data strobe (DQS) is transmitted  
/received with data, to be used in capturing data at  
the receiver  
A10(AP) A10(AP)  
A8  
A8  
• Data inputs, outputs, and DM are synchronized with  
A0  
A1  
A2  
A3  
VDD  
A0  
A1  
A2  
A3  
VDD  
A7  
A7  
DQS  
A6  
A6  
A5  
A5  
• 4 internal banks for concurrent operation  
A4  
A4  
• DQS is edge aligned with data for READs; center  
VSS VSS  
aligned with data for WRITEs  
X 8  
• Differential clock inputs (CK and /CK)  
X 4  
• DLL aligns DQ and DQS transitions with CK  
(Top view)  
transitions  
A0 to A12  
BA0, BA1  
DQ0 to DQ7  
DQS  
Address input  
Bank select address  
Data-input/output  
Input and output data strobe  
Chip select  
Row address strobe command  
Column address strobe command  
Write enable  
Input mask  
Clock input  
Differential clock input  
Clock enable  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
• Commands entered on each positive CK edge; data  
and data mask referenced to both edges of DQS  
• Data mask (DM) for write data  
• Auto precharge option for each burst access  
• 2.5 V (SSTL_2 compatible) I/O  
• Programmable burst length (BL): 2, 4, 8  
• Programmable /CAS latency (CL): 2, 2.5  
• Refresh cycles: 8192 refresh cycles/64ms  
7.8µs maximum average periodic refresh interval  
• 2 variations of refresh  
/CS  
/RAS  
/CAS  
/WE  
DM  
CK  
/CK  
CKE  
VREF  
VDD  
VSS  
Auto refresh  
Self refresh  
VDDQ  
VSSQ  
NC  
Document No. E0237E30 (Ver. 3.0)  
Date Published August 2002 (K) Japan  
URL: http://www.elpida.com  
Elpida Memory, Inc. 2002  
1234567...50

中文翻译

下载PDF

与EDD5104ABTA-7A相关器件

型号 品牌 获取价格 描述 数据表
EDD5104ABTA-7B ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-6B ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-6B-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-6BL ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-6BL-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-7A ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-7A-E ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-7AL ELPIDA

获取价格

 		512M bits DDR SDRAM
EDD5104ADTA-7AL-E ELPIDA

获取价格

 		512M bits DDR SDRAM

与EDD5104ABTA-7A相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证