5秒后页面跳转
捷配首页

Datasheet > EDD2516ARTA-6B
EDD2516ARTA-6B PDF预览

EDD2516ARTA-6B

更新时间： 2024-09-17 06:55:55
品牌 Logo 应用领域
尔必达 - ELPIDA 动态存储器双倍数据速率
页数 文件大小 规格书
33页 373K
描述
256M bits DDR SDRAM

阅读下载

中文翻译

获取价格

EDD2516ARTA-6B 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSOP2, TSSOP66,.46
针数：66Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.24
风险等级：5.27访问模式：FOUR BANK PAGE BURST
最长访问时间：0.7 ns其他特性：AUTO/SELF REFRESH
最大时钟频率 (fCLK)：166 MHzI/O 类型：COMMON
交错的突发长度：2,4,8JESD-30 代码：R-PDSO-G66
长度：22.22 mm内存密度：268435456 bit
内存集成电路类型：DDR DRAM内存宽度：16
湿度敏感等级：1功能数量：1
端口数量：1端子数量：66
字数：16777216 words字数代码：16000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：16MX16
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSOP2封装等效代码：TSSOP66,.46
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
峰值回流温度（摄氏度）：225电源：2.5 V
认证状态：Not Qualified刷新周期：8192
座面最大高度：1.2 mm自我刷新：YES
连续突发长度：2,4,8最大待机电流：0.006 A
子类别：DRAMs最大压摆率：0.33 mA
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

EDD2516ARTA-6B 数据手册

 浏览型号EDD2516ARTA-6B的Datasheet PDF文件第2页浏览型号EDD2516ARTA-6B的Datasheet PDF文件第3页浏览型号EDD2516ARTA-6B的Datasheet PDF文件第4页浏览型号EDD2516ARTA-6B的Datasheet PDF文件第5页浏览型号EDD2516ARTA-6B的Datasheet PDF文件第6页浏览型号EDD2516ARTA-6B的Datasheet PDF文件第7页 
DATA SHEET  
256M bits DDR SDRAM  
EDD2516ARTA-6B (16M words × 16 bits)  
Specifications  
Pin Configurations  
• Density: 256M bits  
/xxx indicates active low signal.  
• Organization  
66-pin Plastic TSOP(II)  
4M words × 16 bits × 4 banks  
• Package: 66-pin plastic TSOP (II)  
• Power supply: VDD, VDDQ = 2.5V ± 0.2V  
• Data rate: 333Mbps (max.)  
• Four internal banks for concurrent operation  
• Interface: SSTL_2  
• Burst lengths (BL): 2, 4, 8  
• Burst type (BT):  
Sequential (2, 4, 8)  
Interleave (2, 4, 8)  
• /CAS Latency (CL): 2, 2.5  
VDD  
DQ0  
VDDQ  
DQ1  
DQ2  
VSSQ  
DQ3  
DQ4  
VDDQ  
DQ5  
DQ6  
VSSQ  
DQ7  
NC  
VDDQ  
LDQS  
NC  
VDD  
NC  
LDM  
/WE  
/CAS  
/RAS  
/CS  
VSS  
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ8  
NC  
VSSQ  
UDQS  
NC  
VREF  
VSS  
UDM  
/CK  
CK  
CKE  
NC  
A12  
A11  
A9  
A8  
A7  
A6  
1
2
3
4
5
6
7
8
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
• Precharge: auto precharge operation for each burst  
access  
• Refresh: auto-refresh, self-refresh  
• Refresh cycles: 8192 cycles/64ms  
Average refresh period: 7.8µs  
• Operating ambient temperature range  
TA = 0°C to +70°C  
NC  
BA0  
BA1  
Features  
A10(AP)  
A0  
• Double-data-rate architecture; two data transfers per  
A1  
A2  
A3  
VDD  
A5  
A4  
VSS  
clock cycle  
• The high-speed data transfer is realized by the 2 bits  
prefetch pipelined architecture  
(Top view)  
• Bi-directional data strobe (DQS) is transmitted  
/received with data for capturing data at the receiver  
A0 to A12  
BA0, BA1  
Address input  
Bank select address  
• Data inputs, outputs, and DM are synchronized with  
DQS  
DQ0 to DQ15 Data-input/output  
UDQS/LDQS Input and output data strobe  
• DQS is edge-aligned with data for READs; center-  
/CS  
Chip select  
aligned with data for WRITEs  
/RAS  
/CAS  
/WE  
Row address strobe command  
Column address strobe command  
Write enable  
• Differential clock inputs (CK and /CK)  
• DLL aligns DQ and DQS transitions with CK  
UDM/LDM  
CK  
Input mask  
Clock input  
transitions  
• Commands entered on each positive CK edge; data  
/CK  
CKE  
Differential clock input  
Clock enable  
and data mask referenced to both edges of DQS  
VREF  
VDD  
VSS  
VDDQ  
VSSQ  
NC  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
• Data mask (DM) for write data  
Document No. E0848E10 (Ver. 1.0)  
Date Published December 2005 (K) Japan  
Printed in Japan  
URL: http://www.elpida.com  
Elpida Memory, Inc. 2005  
1234567...33

中文翻译

下载PDF

与EDD2516ARTA-6B相关器件

型号 品牌 获取价格 描述 数据表
EDD2516KCTA ELPIDA

获取价格

 		256M bits DDR SDRAM with Super Self-Refresh
EDD2516KCTA-6BS-E ELPIDA

获取价格

 		256M bits DDR SDRAM with Super Self-Refresh
EDD2516KCTA-6BSI-E ELPIDA

获取价格

 		256M bits DDR SDRAM 256M bits DDR SDRAM
EDD2516KCTA-7AS-E ELPIDA

获取价格

 		256M bits DDR SDRAM with Super Self-Refresh
EDD2516KCTA-7ASI-E ELPIDA

获取价格

 		256M bits DDR SDRAM 256M bits DDR SDRAM
EDD2516KCTA-7BS-E ELPIDA

获取价格

 		256M bits DDR SDRAM with Super Self-Refresh
EDD2516KCTA-7BSI-E ELPIDA

获取价格

 		256M bits DDR SDRAM 256M bits DDR SDRAM
EDD2516KCTA-SI ELPIDA

获取价格

 		256M bits DDR SDRAM 256M bits DDR SDRAM
EDD2532DGBH-6CTT-F ELPIDA

获取价格

 		256M bits DDR Mobile RAM™ WTR (Wide Temperatu
EDD2532DGBH-7FTT-F ELPIDA

获取价格

 		256M bits DDR Mobile RAM™ WTR (Wide Temperatu

与EDD2516ARTA-6B相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证