5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> EDD2516AKTA-7B
EDD2516AKTA-7B PDF预览

EDD2516AKTA-7B

更新时间： 2024-11-09 06:55:55
品牌 Logo 应用领域
尔必达 - ELPIDA 动态存储器双倍数据速率
页数 文件大小 规格书
49页 502K
描述
256M bits DDR SDRAM

阅读下载

中文翻译

获取价格

EDD2516AKTA-7B 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSSOP, TSSOP66,.46
针数：66Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.24
风险等级：5.4访问模式：FOUR BANK PAGE BURST
最长访问时间：0.75 ns其他特性：AUTO/SELF REFRESH
最大时钟频率 (fCLK)：133 MHzI/O 类型：COMMON
交错的突发长度：2,4,8JESD-30 代码：R-PDSO-G66
JESD-609代码：e0长度：22.22 mm
内存密度：268435456 bit内存集成电路类型：DDR DRAM
内存宽度：16功能数量：1
端口数量：1端子数量：66
字数：16777216 words字数代码：16000000
工作模式：SYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：16MX16
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP66,.46
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：235电源：2.5 V
认证状态：Not Qualified刷新周期：8192
座面最大高度：1.2 mm自我刷新：YES
连续突发长度：2,4,8子类别：DRAMs
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：10.16 mm
Base Number Matches：1

EDD2516AKTA-7B 数据手册

 浏览型号EDD2516AKTA-7B的Datasheet PDF文件第2页浏览型号EDD2516AKTA-7B的Datasheet PDF文件第3页浏览型号EDD2516AKTA-7B的Datasheet PDF文件第4页浏览型号EDD2516AKTA-7B的Datasheet PDF文件第5页浏览型号EDD2516AKTA-7B的Datasheet PDF文件第6页浏览型号EDD2516AKTA-7B的Datasheet PDF文件第7页 
PRELIMINARY DATA SHEET  
256M bits DDR SDRAM  
EDD2516AKTA (16M words × 16 bits)  
Description  
Pin Configurations  
The EDD2516AKTA is a 256M bits Double Data Rate  
(DDR) SDRAM organized as 4,194,304 words × 16 bits  
× 4 banks. Read and write operations are performed at  
the cross points of the CK and the /CK. This high-  
speed data transfer is realized by the 2 bits prefetch-  
pipelined architecture. Data strobe (DQS) both for  
read and write are available for high speed and reliable  
data bus design. By setting extended mode register,  
the on-chip Delay Locked Loop (DLL) can be set  
enable or disable. It is packaged in 66-pin plastic  
TSOP (II).  
/xxx indicates active low signal.  
66-pin Plastic TSOP(II)  
VDD  
DQ0  
VDDQ  
DQ1  
DQ2  
VSSQ  
DQ3  
DQ4  
VDDQ  
DQ5  
DQ6  
VSSQ  
DQ7  
NC  
VDDQ  
LDQS  
NC  
VDD  
NC  
LDM  
/WE  
/CAS  
/RAS  
/CS  
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
VSS  
1
2
3
4
5
6
7
8
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ8  
NC  
VSSQ  
UDQS  
NC  
VREF  
VSS  
UDM  
/CK  
CK  
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
Features  
• Power supply : VDDQ = 2.5V ± 0.2V  
: VDD = 2.5V ± 0.2V  
• Data rate: 333Mbps/266Mbps (max.)  
• Double Data Rate architecture; two data transfers per  
clock cycle  
• Bi-directional, data strobe (DQS) is transmitted  
/received with data, to be used in capturing data at  
the receiver  
CKE  
NC  
A12  
A11  
A9  
NC  
BA0  
BA1  
• Data inputs, outputs, and DM are synchronized with  
DQS  
• 4 internal banks for concurrent operation  
• DQS is edge aligned with data for READs; center  
aligned with data for WRITEs  
A10(AP) 28  
A0 29  
39 A8  
38 A7  
37 A6  
36 A5  
35 A4  
34 VSS  
A1 30  
A2 31  
A3 32  
VDD 33  
• Differential clock inputs (CK and /CK)  
• DLL aligns DQ and DQS transitions with CK  
transitions  
(Top view)  
• Commands entered on each positive CK edge; data  
and data mask referenced to both edges of DQS  
A0 to A12  
BA0, BA1  
Address input  
Bank select address  
• Data mask (DM) for write data  
• Auto precharge option for each burst access  
• SSTL_2 compatible I/O  
• Programmable burst length (BL): 2, 4, 8  
• Programmable /CAS latency (CL): 2, 2.5  
• Programmable output driver strength: normal/weak  
• Refresh cycles: 8192 refresh cycles/64ms  
⎯ 7.8μs maximum average periodic refresh interval  
• 2 variations of refresh  
DQ0 to DQ15 Data-input/output  
UDQS/LDQS Input and output data strobe  
/CS  
/RAS  
/CAS  
/WE  
UDM/LDM  
CK  
Chip select  
Row address strobe command  
Column address strobe command  
Write enable  
Input mask  
Clock input  
/CK  
CKE  
Differential clock input  
Clock enable  
VREF  
VDD  
VSS  
VDDQ  
VSSQ  
NC  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
⎯ Auto refresh  
⎯ Self refresh  
Document No. E0303E40 (Ver. 4.0)  
This product became EOL in March, 2007.  
Date Published February 2005 (K) Japan  
Printed in Japan  
URL: http://www.elpida.com  
©Elpida Memory, Inc. 2002-2005  
1234567...49

中文翻译

下载PDF

与EDD2516AKTA-7B相关器件

型号 品牌 获取价格 描述 数据表
EDD2516AKTA-7B-E ELPIDA

获取价格

 		256M bits DDR SDRAM (16M words x 16 bits)
EDD2516AKTA-E ELPIDA

获取价格

 		256M bits DDR SDRAM (16M words x 16 bits)
EDD2516AKTA-LI ELPIDA

获取价格

 		256M bits DDR SDRAM WTR (Wide Temperature Range)
EDD2516AKTA-TI ELPIDA

获取价格

 		256M bits DDR SDRAM WTR (Wide Temperature Range)
EDD2516AMTA ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2516AMTA-5 ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2516AMTA-5B ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2516AMTA-5B-E ELPIDA

获取价格

 		DDR DRAM, 16MX16, 0.7ns, CMOS, PDSO66, PLASTIC, TSOP2-66
EDD2516AMTA-5C ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2516AMTA-5C-E ELPIDA

获取价格

 		DDR DRAM, 16MX16, 0.7ns, CMOS, PDSO66, PLASTIC, TSOP2-66

与EDD2516AKTA-7B相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证