5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> EDD2508AKTA-6B
EDD2508AKTA-6B PDF预览

EDD2508AKTA-6B

更新时间： 2024-09-17 10:22:03
品牌 Logo 应用领域
尔必达 - ELPIDA 存储内存集成电路光电二极管动态存储器双倍数据速率时钟
页数 文件大小 规格书
50页 487K
描述
256M bits DDR SDRAM

阅读下载

中文翻译

获取价格

EDD2508AKTA-6B 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：TSOP2
包装说明：TSSOP, TSSOP66,.46针数：66
Reach Compliance Code：unknownECCN代码：EAR99
HTS代码：8542.32.00.24风险等级：5.43
访问模式：FOUR BANK PAGE BURST最长访问时间：0.7 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：166 MHz
I/O 类型：COMMON交错的突发长度：2,4,8
JESD-30 代码：R-PDSO-G66JESD-609代码：e0
长度：22.22 mm内存密度：268435456 bit
内存集成电路类型：DDR DRAM内存宽度：8
功能数量：1端口数量：1
端子数量：66字数：33554432 words
字数代码：32000000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：32MX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP66,.46封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：235
电源：2.5 V认证状态：Not Qualified
刷新周期：8192座面最大高度：1.2 mm
自我刷新：YES连续突发长度：2,4,8
最大待机电流：0.003 A子类别：DRAMs
最大压摆率：0.32 mA最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.3 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

EDD2508AKTA-6B 数据手册

 浏览型号EDD2508AKTA-6B的Datasheet PDF文件第2页浏览型号EDD2508AKTA-6B的Datasheet PDF文件第3页浏览型号EDD2508AKTA-6B的Datasheet PDF文件第4页浏览型号EDD2508AKTA-6B的Datasheet PDF文件第5页浏览型号EDD2508AKTA-6B的Datasheet PDF文件第6页浏览型号EDD2508AKTA-6B的Datasheet PDF文件第7页 
PRELIMINARY DATA SHEET  
256M bits DDR SDRAM  
EDD2508AKTA (32M words × 8 bits)  
Description  
Pin Configurations  
The EDD2508AK is  
a
256M bits DDR SDRAM  
/xxx indicates active low signal.  
organized as 8,388,608 words × 8 bits × 4 banks.  
Read and write operations are performed at the cross  
points of the CK and the /CK. This high-speed data  
transfer is realized by the 2 bits prefetch-pipelined  
architecture. Data strobe (DQS) both for read and  
write are available for high speed and reliable data bus  
design. By setting extended mode resistor, the on-chip  
Delay Locked Loop (DLL) can be set enable or disable.  
66-pin Plastic TSOP(II)  
VDD  
DQ0  
VDDQ  
NC  
DQ1  
VSSQ  
NC  
DQ2  
VDDQ  
NC  
DQ3  
VSSQ  
NC  
NC  
VDDQ  
NC  
NC  
VDD  
NC  
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
45  
44  
43  
42  
41  
40  
VSS  
DQ7  
VSSQ  
NC  
DQ6  
VDDQ  
NC  
DQ5  
VSSQ  
NC  
DQ4  
VDDQ  
NC  
1
2
3
4
5
6
7
8
9
They are packaged in standard 66-pin plastic TSOP  
(II).  
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
25  
26  
27  
Features  
NC  
VSSQ  
DQS  
NC  
VREF  
VSS  
DM  
• 2.5 V power supply: VDDQ = 2.5V ± 0.2V  
: VDD = 2.5V ± 0.2V  
• Data rate: 333Mbps (max.)  
• Double Data Rate architecture; two data transfers per  
clock cycle  
NC  
/WE  
/CAS  
/RAS  
/CS  
NC  
BA0  
BA1  
/CK  
CK  
• Bi-directional, data strobe (DQS) is transmitted  
/received with data, to be used in capturing data at  
the receiver  
CKE  
NC  
A12  
A11  
A9  
• Data inputs, outputs, and DM are synchronized with  
DQS  
A10(AP) 28  
A0 29  
A1 30  
A2 31  
A3 32  
VDD 33  
39 A8  
38 A7  
37 A6  
36 A5  
35 A4  
34 VSS  
• 4 internal banks for concurrent operation  
• DQS is edge aligned with data for READs; center  
aligned with data for WRITEs  
• Differential clock inputs (CK and /CK)  
• DLL aligns DQ and DQS transitions with CK  
transitions  
(Top view)  
• Commands entered on each positive CK edge; data  
A0 to A12  
BA0, BA1  
DQ0 to DQ7  
DQS  
Address input  
Bank select address  
Data-input/output  
Input and output data strobe  
Chip select  
Row address strobe command  
Column address strobe command  
Write enable  
Input mask  
Clock input  
Differential clock input  
Clock enable  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
and data mask referenced to both edges of DQS  
• Data mask (DM) for write data  
• Auto precharge option for each burst access  
• 2.5 V (SSTL_2 compatible) I/O  
• Programmable burst length (BL): 2, 4, 8  
• Programmable /CAS latency (CL): 2, 2.5  
• Programmable output driver strength: normal/weak  
• Refresh cycles: 8192 refresh cycles/64ms  
⎯ 7.8μs maximum average periodic refresh interval  
• 2 variations of refresh  
/CS  
/RAS  
/CAS  
/WE  
DM  
CK  
/CK  
CKE  
VREF  
VDD  
VSS  
VDDQ  
VSSQ  
NC  
⎯ Auto refresh  
⎯ Self refresh  
Document No. E0380E10 (Ver. 1.0)  
This product became EOL in March, 2007.  
Date Published May 2003 (K) Japan  
URL: http://www.elpida.com  
©Elpida Memory, Inc. 2003  
1234567...50

中文翻译

下载PDF

与EDD2508AKTA-6B相关器件

型号 品牌 获取价格 描述 数据表
EDD2508AKTA-6B-E ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AKTA-6BLI ELPIDA

获取价格

 		256M bits DDR SDRAM WTR (Wide Temperature Range)
EDD2508AKTA-E ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AKTA-LI ELPIDA

获取价格

 		256M bits DDR SDRAM WTR (Wide Temperature Range)
EDD2508AMTA ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AMTA-5 ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AMTA-5B ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AMTA-5B-E ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AMTA-5C ELPIDA

获取价格

 		256M bits DDR SDRAM
EDD2508AMTA-6B ELPIDA

获取价格

 		256M bits DDR SDRAM

与EDD2508AKTA-6B相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证