5秒后页面跳转
捷配首页

Datasheet > 存储 > DRAM> EDD1216AATA-5B-E
EDD1216AATA-5B-E PDF预览

EDD1216AATA-5B-E

更新时间： 2024-09-23 22:30:39
品牌 Logo 应用领域
尔必达 - ELPIDA 存储内存集成电路光电二极管动态存储器双倍数据速率时钟
页数 文件大小 规格书
48页 539K
描述
128M bits DDR SDRAM (8M words x 16 bits, DDR400)

阅读下载

中文翻译

获取价格

EDD1216AATA-5B-E 技术参数

是否Rohs认证： 符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：TSSOP, TSSOP66,.46
针数：66Reach Compliance Code：unknown
ECCN代码：EAR99HTS代码：8542.32.00.02
风险等级：5.8Is Samacsys：N
访问模式：FOUR BANK PAGE BURST最长访问时间：0.7 ns
其他特性：AUTO/SELF REFRESH最大时钟频率 (fCLK)：200 MHz
I/O 类型：COMMON交错的突发长度：2,4,8
JESD-30 代码：R-PDSO-G66JESD-609代码：e6
长度：22.22 mm内存密度：134217728 bit
内存集成电路类型：DDR DRAM内存宽度：16
功能数量：1端口数量：1
端子数量：66字数：8388608 words
字数代码：8000000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：8MX16输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP66,.46封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
电源：2.6 V认证状态：Not Qualified
刷新周期：4096座面最大高度：1.2 mm
自我刷新：YES连续突发长度：2,4,8
最大待机电流：0.003 A子类别：DRAMs
最大压摆率：0.35 mA最大供电电压 (Vsup)：2.7 V
最小供电电压 (Vsup)：2.5 V标称供电电压 (Vsup)：2.6 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Bismuth (Sn/Bi)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

EDD1216AATA-5B-E 数据手册

 浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第2页浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第3页浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第4页浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第5页浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第6页浏览型号EDD1216AATA-5B-E的Datasheet PDF文件第7页 
DATA SHEET  
128M bits DDR SDRAM  
EDD1216AATA-5 (8M words × 16 bits, DDR400)  
Description  
Pin Configurations  
The EDD1216AATA is a 128M bits Double Data Rate  
(DDR) SDRAM organized as 2,097,154 words × 16 bits  
× 4 banks. Read and write operations are performed at  
the cross points of the CK and the /CK. This high-  
speed data transfer is realized by the 2 bits prefetch-  
pipelined architecture. Data strobe (DQS) both for  
read and write are available for high speed and reliable  
data bus design. By setting extended mode register,  
the on-chip Delay Locked Loop (DLL) can be set  
enable or disable. It is packaged in 66-pin plastic  
TSOP (II).  
/xxx indicates active low signal.  
66-pin Plastic TSOP(II)  
VDD  
DQ0  
VDDQ  
DQ1  
DQ2  
VSSQ  
DQ3  
DQ4  
VDDQ  
DQ5  
DQ6  
VSSQ  
DQ7  
NC  
VSS  
1
2
3
4
5
6
7
8
66  
65  
64  
63  
62  
61  
60  
59  
58  
57  
56  
55  
54  
53  
52  
51  
50  
49  
48  
47  
46  
DQ15  
VSSQ  
DQ14  
DQ13  
VDDQ  
DQ12  
DQ11  
VSSQ  
DQ10  
DQ9  
VDDQ  
DQ8  
NC  
VSSQ  
UDQS  
NC  
VREF  
VSS  
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
Features  
• Power supply: VDD ,VDDQ = 2.6V ± 0.1V  
• Data rate: 400Mbps (max.)  
VDDQ  
LDQS  
NC  
VDD  
NC  
• Double Data Rate architecture; two data transfers per  
clock cycle  
• Bi-directional, data strobe (DQS) is transmitted  
/received with data, to be used in capturing data at  
the receiver  
LDM  
/WE  
UDM  
/CK  
45 CK  
/CAS 22  
/RAS  
/CS  
NC  
BA0  
BA1  
A10(AP)  
A0  
CKE  
23  
24  
25  
26  
27  
28  
29  
30  
31  
32  
33  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
• Data inputs, outputs, and DM are synchronized with  
NC  
NC  
A11  
A9  
A8  
A7  
A6  
A5  
A4  
VSS  
DQS  
• 4 internal banks for concurrent operation  
• DQS is edge aligned with data for READs; center  
aligned with data for WRITEs  
A1  
A2  
A3  
VDD  
• Differential clock inputs (CK and /CK)  
• DLL aligns DQ and DQS transitions with CK  
transitions  
• Commands entered on each positive CK edge; data  
(Top view)  
and data mask referenced to both edges of DQS  
• Data mask (DM) for write data  
• Auto precharge option for each burst access  
• SSTL_2 compatible I/O  
A0 to A11  
BA0, BA1  
Address input  
Bank select address  
DQ0 to DQ15 Data-input/output  
UDQS/LDQS Input and output data strobe  
• Programmable burst length (BL): 2, 4, 8  
• Programmable /CAS latency (CL): 3  
• Programmable output driver strength: normal/weak  
• Refresh cycles: 4096 refresh cycles/64ms  
15.6µs maximum average periodic refresh interval  
• 2 variations of refresh  
Auto refresh  
Self refresh  
• TSOP (II) package with lead free solder (Sn-Bi)  
RoHS compliant  
/CS  
Chip select  
/RAS  
/CAS  
/WE  
UDM/LDM  
CK  
Row address strobe command  
Column address strobe command  
Write enable  
Input mask  
Clock input  
/CK  
CKE  
Differential clock input  
Clock enable  
VREF  
VDD  
VSS  
VDDQ  
VSSQ  
NC  
Input reference voltage  
Power for internal circuit  
Ground for internal circuit  
Power for DQ circuit  
Ground for DQ circuit  
No connection  
Document No. E0443E40 (Ver. 4.0)  
Date Published October 2005 (K) Japan  
Printed in Japan  
URL: http://www.elpida.com  
Elpida Memory, Inc. 2003-2005  
1234567...48

中文翻译

下载PDF

与EDD1216AATA-5B-E相关器件

型号 品牌 获取价格 描述 数据表
EDD1216AATA-5C-E ELPIDA

获取价格

 		128M bits DDR SDRAM (8M words x 16 bits, DDR400)
EDD1216AATA-6B-E ELPIDA

获取价格

 		128M bits DDR SDRAM (8M words x 16 bits)
EDD1216AATA-7A-E ELPIDA

获取价格

 		128M bits DDR SDRAM (8M words x 16 bits)
EDD1216AATA-7B-E ELPIDA

获取价格

 		128M bits DDR SDRAM (8M words x 16 bits)
EDD1216AJBG ELPIDA

获取价格

 		128M bits DDR SDRAM
EDD1216AJBG-5B-E ELPIDA

获取价格

 		128M bits DDR SDRAM
EDD1216AJBG-5C-E ELPIDA

获取价格

 		128M bits DDR SDRAM
EDD1216AJBG-6B-E ELPIDA

获取价格

 		128M bits DDR SDRAM
EDD1216AJBG-7A-E ELPIDA

获取价格

 		128M bits DDR SDRAM
EDD1216AJBG-7B-E ELPIDA

获取价格

 		128M bits DDR SDRAM

与EDD1216AATA-5B-E相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证