Datasheet > DSP56303VF100R2

DSP56303VF100R2

更新时间： 2024-02-21 06:37:15

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		时钟外围集成电路
页数	文件大小	规格书
112页	2012K
描述
24-BIT, 100MHz, OTHER DSP, PBGA196, MOLDED ARRAY PROCESS, BGA-196

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DSP56303VF100R2 技术参数

生命周期：	Transferred	零件包装代码：	BGA
包装说明：	LBGA,	针数：	196
Reach Compliance Code：	unknown	ECCN代码：	3A001.A.3
HTS代码：	8542.31.00.01	风险等级：	5.16
Is Samacsys：	N	地址总线宽度：	18
桶式移位器：	YES	边界扫描：	YES
最大时钟频率：	100 MHz	外部数据总线宽度：	24
格式：	FIXED POINT	内部总线架构：	MULTIPLE
JESD-30 代码：	S-PBGA-B196	长度：	15 mm
低功率模式：	YES	端子数量：	196
封装主体材料：	PLASTIC/EPOXY	封装代码：	LBGA
封装形状：	SQUARE	封装形式：	GRID ARRAY, LOW PROFILE
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大供电电压：	3.6 V	最小供电电压：	3 V
标称供电电压：	3.3 V	表面贴装：	YES
技术：	CMOS	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
宽度：	15 mm	uPs/uCs/外围集成电路类型：	DIGITAL SIGNAL PROCESSOR, OTHER
Base Number Matches：	1

DSP56303VF100R2 数据手册

Technical Data

DSP56303/D

Rev. 8, 4/2003

24-Bit Digital Signal

Processor

Memory Expansion Area

Triple

Timer

X Data

RAM

2048 × 24

bits

Y Data

RAM

2048 × 24

bits

(default)

PrograM

RAM

4096 × 24

bits

(default)

HI08

ESSI

SCI

(default)

Peripheral

Expansion Area

The DSP56303 is

YAB

Address

External

XAB

PAB

DAB

intended for use in

telecommunication

applications, such as

multi-line voice/data/

fax processing, video

conferencing, audio

applications, control,

and general digital

signal processing.

Generation

Unit

Address

Bus

Address

Switch

Six-Channel

DMA Unit

External

Bus

24-Bit

Interface

and Inst.

Cache

Bootstrap

ROM

DSP56300

Core

Control

DDB

YDB

XDB

PDB

GDB

External

Data Bus

Switch

Internal

Data

Bus

Data

Switch

Power

EXTAL

XTAL

Management

Clock

Generator

Data ALU

Program

Interrupt

Controller

Program

Decode

Program

Address

Generator

→

56-bit MAC

24 × 24 56

JTAG

Two 56-bit Accumulators

56-bit Barrel Shifter

PLL

Controller

OnCE™

MODA/IRQA

MODB/IRQB

MODC/IRQC

MODD/IRQD

RESET

PINIT/NMI

Figure 1. DSP56303 Block Diagram

The DSP56303 is a member of the DSP56300

core family of programmable CMOS Digital

Signal Processors (DSPs). This family uses a

high-performance, single clock cycle per

instruction engine providing a twofold

Significant architectural features of the

DSP56300 core family include a barrel shifter,

24-bit addressing, instruction cache, and

DMA. The DSP56303 offers 100 MIPS using

an internal 100 MHz clock at 3.0–3.6 volts.

performance increase over Motorola’s popular The DSP56300 core family offers a rich

DSP56000 core family while retaining code

compatibility.

instruction set and low power dissipation, as

well as increasing levels of speed and power

to enable wireless, telecommunications, and

multimedia products.

12 3 4 5 6 7...112

中文翻译

下载PDF

与DSP56303VF100R2相关器件

型号	品牌	获取价格	描述	数据表
DSP56303VL100	FREESCALE	获取价格	24-Bit Digital Signal Processor
DSP56303VL100R2	NXP	获取价格	24-BIT, 100 MHz, OTHER DSP, PBGA196, MOLDED ARRAY PROCESS, BGA-196
DSP56304GC66	ETC	获取价格	24-Bit Digital Signal Processor
DSP56304GC80	ETC	获取价格	24-Bit Digital Signal Processor
DSP56304PV66	ETC	获取价格	24-Bit Digital Signal Processor
DSP56304PV80	ETC	获取价格	24-Bit Digital Signal Processor
DSP56305DS	ETC	获取价格	DSP56305 Single Chip Channel Codec Digital Signal Processor Data Sheet
DSP56305VF100	ETC	获取价格	DSP\|24-BIT\|CMOS\|BGA\|252PIN\|PLASTIC
DSP56305VF80	ETC	获取价格	DSP\|24-BIT\|CMOS\|BGA\|252PIN\|PLASTIC
DSP56307	FREESCALE	获取价格	24-BIT DIGITAL SIGNAL PROCESSOR

与DSP56303VF100R2相关文章

SL74HC10N：高性能三输入与非门解析
2024-09-03

45
AIC1781A 电池充电控制器深度解析
2024-09-03

33
Pickering新高压舌簧继电器亮相汽车测试博览会
2024-08-26

72
采用MCU+MPU双处理器架构实现的创新应用设计探索
2024-08-23

80

产品中心

服务支持

精选活动

关于我们

帮助中心

DSP56303VF100R2

DSP56303VF100R2 技术参数

DSP56303VF100R2 数据手册

与DSP56303VF100R2相关器件

与DSP56303VF100R2相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DSP56303VF100R2

DSP56303VF100R2 技术参数

DSP56303VF100R2 数据手册

与DSP56303VF100R2相关器件

与DSP56303VF100R2相关文章

您还可以找

您在本页遇到什么问题？