Datasheet > 驱动程序和接口 > 线路驱动器或接收器> DS92LV1021A

DS92LV1021A

更新时间： 2024-02-07 04:27:02

品牌	Logo	应用领域
美国国家半导体 - NSC		/
页数	文件大小	规格书
12页	208K
描述
16-40 MHz 10 Bit Bus LVDS Serializer

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DS92LV1021A 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
包装说明：	SSOP-28	Reach Compliance Code：	compliant
ECCN代码：	EAR99	HTS代码：	8542.39.00.01
风险等级：	5.1	差分输出：	YES
驱动器位数：	1	输入特性：	DIFFERENTIAL SCHMITT TRIGGER
接口集成电路类型：	LINE DRIVER	接口标准：	GENERAL PURPOSE
JESD-30 代码：	R-PDSO-G28	JESD-609代码：	e3
长度：	10.2 mm	湿度敏感等级：	3
功能数量：	1	端子数量：	28
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SSOP
封装等效代码：	SSOP28,.3	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, SHRINK PITCH	电源：	3.3 V
认证状态：	Not Qualified	最大接收延迟：
座面最大高度：	2 mm	子类别：	Line Driver or Receivers
最大压摆率：	55 mA	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	宽度：	5.29 mm
Base Number Matches：	1

DS92LV1021A 数据手册

January 2003

DS92LV1021A

16-40 MHz 10 Bit Bus LVDS Serializer

transition on the bus every 12-bit cycle. This eliminates

transmission errors due to charged cable conditions. Fur-

thermore, you may put the DS92LV1021A output pins into

TRI-STATE^®to achieve a high impedance state. The PLL

can lock to frequencies between 16 MHz and 40 MHz.

General Description

The DS92LV1021A transforms

a 10-bit wide parallel

LVCMOS/LVTTL data bus into a single high speed Bus

LVDS serial data stream with embedded clock. The

DS92LV1021A can transmit data over backplanes or cable.

The single differential pair data path makes PCB design

easier. In addition, the reduced cable, PCB trace count, and

connector size tremendously reduce cost. Since one output

transmits both clock and data bits serially, it eliminates clock-

to-data and data-to-data skew. The powerdown pin saves

power by reducing supply current when the device is not

being used. Upon power up of the Serializer, you can choose

to activate synchronization mode or use one of National

Semiconductor’s Deserializers in the synchronization-to-

random-data feature. By using the synchronization mode,

the Deserializer will establish lock to a signal within specified

lock times. In addition, the embedded clock guarantees a

Features

n Guaranteed transition every data transfer cycle

n Single differential pair eliminates multi-channel skew

n Flow-through pinout for easy PCB layout

n 400 Mbps serial Bus LVDS bandwidth (at 40 MHz clock)

n 10-bit parallel interface for 1 byte data plus 2 control bits

n Programmable edge trigger on clock

n Bus LVDS serial output rated for 27Ω load

n Small 28-lead SSOP package-MSA

Block Diagrams

20026901

TRI-STATE^®is a registered trademark of National Semiconductor Corporation.

DS200269

www.national.com

12 3 4 5 6 7...12

下载PDF

与DS92LV1021A相关器件

型号	品牌	描述	获取价格	数据表
DS92LV1021A_14	TI	16-40 MHz 10 Bit Bus LVDS Serializer	获取价格
DS92LV1021AMSA	NSC	16-40 MHz 10 Bit Bus LVDS Serializer	获取价格
DS92LV1021AMSA	TI	16-40 MHz 10 Bit Bus LVDS Serializer	获取价格
DS92LV1021AMSA/NOPB	NSC	IC LINE DRIVER, PDSO28, SSOP-28, Line Driver or Receiver	获取价格
DS92LV1021AMSA/NOPB	TI	16-40 MHz 10 Bit Bus LVDS Serializer	获取价格
DS92LV1021AMSAX	NSC	IC LINE DRIVER, PDSO28, SSOP-28, Line Driver or Receiver	获取价格

与DS92LV1021A相关文章

深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
2024-06-03

2
高性能TDA7293音频功率放大器技术特性与应用分析
2024-06-03

2
STM32H743技术深度剖析与应用案例探索
2024-05-30

19
LM321中文资料解析：引脚功能介绍、技术特点、技术特性分析
2024-05-30

18

产品中心

服务支持

精选活动

关于我们

帮助中心

DS92LV1021A

DS92LV1021A 技术参数

DS92LV1021A 数据手册

与DS92LV1021A相关器件

与DS92LV1021A相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DS92LV1021A

DS92LV1021A 技术参数

DS92LV1021A 数据手册

与DS92LV1021A相关器件

与DS92LV1021A相关文章

您还可以找

您在本页遇到什么问题？