5秒后页面跳转
捷配首页

Datasheet > 驱动程序和接口 > 线路驱动器或接收器> DS32EL0124
DS32EL0124 PDF预览

DS32EL0124

更新时间： 2024-02-05 06:04:52
品牌 Logo 应用领域
美国国家半导体 - NSC 接口集成电路双倍数据速率
页数 文件大小 规格书
26页 491K
描述
125 MHz . 312.5 MHz Deserializer with DDR LVDS Parallel Interface

阅读下载

中文翻译

获取价格

DS32EL0124 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active包装说明：HVQCCN, LCC48,.27SQ,20
Reach Compliance Code：compliantECCN代码：5A991.B.1
HTS代码：8542.39.00.01Factory Lead Time：6 weeks
风险等级：5.14差分输出：YES
输入特性：DIFFERENTIAL接口集成电路类型：LINE RECEIVER
接口标准：EIA-644; TIA-644JESD-30 代码：S-PQCC-N48
JESD-609代码：e3长度：7 mm
湿度敏感等级：3功能数量：2
端子数量：48最高工作温度：85 °C
最低工作温度：-40 °C最大输出低电流：0.00001 A
封装主体材料：PLASTIC/EPOXY封装代码：HVQCCN
封装等效代码：LCC48,.27SQ,20封装形状：SQUARE
封装形式：CHIP CARRIER, HEAT SINK/SLUG, VERY THIN PROFILE峰值回流温度（摄氏度）：260
电源：2.5,3.3 V认证状态：Not Qualified
最大接收延迟：接收器位数：2
座面最大高度：0.8 mm子类别：Line Driver or Receivers
最大供电电压：2.625 V最小供电电压：2.375 V
标称供电电压：2.5 V电源电压1-最大：3.465 V
电源电压1-分钟：3.135 V电源电压1-Nom：3.3 V
表面贴装：YES温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn)端子形式：NO LEAD
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：7 mm
Base Number Matches：1

DS32EL0124 数据手册

 浏览型号DS32EL0124的Datasheet PDF文件第2页浏览型号DS32EL0124的Datasheet PDF文件第3页浏览型号DS32EL0124的Datasheet PDF文件第4页浏览型号DS32EL0124的Datasheet PDF文件第5页浏览型号DS32EL0124的Datasheet PDF文件第6页浏览型号DS32EL0124的Datasheet PDF文件第7页 
July 29, 2008  
DS32EL0124 DS32ELX0124  
125 MHz — 312.5 MHz Deserializer with DDR LVDS Parallel  
Interface  
General Description  
The DS32EL0124/DS32ELX0124 integrates clock and data  
recovery modules for high-speed serial communication over  
FR-4 printed circuit board backplanes, balanced cables, and  
optical fiber. This easy-to-use chipset integrates advanced  
signal and clock conditioning functions, with an FPGA friendly  
interface.  
Features  
5-bit LVDS parallel data interface  
■
■
■
■
Programmable Receive Equalization  
Selectable DC-balance decoder  
Selectable De-scrambler  
Remote Sense for automatic detection and negotiation of  
link status  
■
The DS32EL0124/DS32ELX0124 deserializes up to 3.125  
Gbps of high speed serial data to 5 LVDS outputs without the  
need for an external reference clock. With DC-balance de-  
coding enabled, the application payload of 2.5 Gbps is dese-  
rialized to 4 LVDS outputs.  
No external receiver reference clock required  
■
■
■
■
■
■
■
■
■
■
■
■
LVDS parallel interface  
Programmable LVDS output clock delay  
Supports output data-valid signaling  
The DS32EL0124/DS32ELX01214 deserializers feature a re-  
mote sense capability to automatically signal link status con-  
ditions to its companion DS32EL0421/ELX0421 serializers  
without requiring an additional feedback path.  
Supports keep-alive clock output  
On chip LC VCOs  
Redundant serial input (ELX device only)  
The parallel LVDS interface of these devices reduce FPGA  
I/O pins, board trace count and alleviates EMI issues, when  
compared to traditional single-ended wide bus interfaces.  
Retimed serial output (ELX device only)  
Configurable PLL loop bandwidth  
Configurable via SMBus  
The DS32EL0124/ELX0124 is programmable through a SM-  
Bus interface as well as through control pins.  
Loss of lock and error reporting  
48-pin LLP package with exposed DAP  
Applications  
Key Specifications  
Imaging: Industrial, Medical Security, Printers  
■
■
■
■
1.25 to 3.125 Gbps serial data rate  
■
■
■
■
Displays: LED walls, Commercial  
125 to 312.5 MHz DDR parallel clock  
Video Transport  
-40° to +85°C temperature range  
Communication Systems  
> 8 kV ESD (HBM) protection  
Test and Measurement  
■
0.5 UI Minimum Input Jitter Tolerance (1.25 Gbps)  
■
Industrial Bus  
■
Typical Application  
30043101  
© 2008 National Semiconductor Corporation  
300431  
www.national.com  
1234567...26

中文翻译

下载PDF

与DS32EL0124相关器件

型号 品牌 获取价格 描述 数据表
DS32EL0124_0807 NSC

获取价格

 		125 MHz . 312.5 MHz Deserializer with DDR LVDS Parallel Interface
DS32EL0124_09 NSC

获取价格

 		125 MHz- 312.5 MHz FPGA-Link Deserializer with DDR LVDS Parallel Interface
DS32EL0124SQ NSC

获取价格

 		125 MHz- 312.5 MHz FPGA-Link Deserializer with DDR LVDS Parallel Interface
DS32EL0124SQ/NOPB TI

获取价格

 		具有 DDR LVDS 并行接口的 125MHz 至 312.5MHz FPGA-Link
DS32EL0124SQE NSC

获取价格

 		125 MHz- 312.5 MHz FPGA-Link Deserializer with DDR LVDS Parallel Interface
DS32EL0124SQE/NOPB TI

获取价格

 		具有 DDR LVDS 并行接口的 125MHz 至 312.5MHz FPGA-Link
DS32EL0124SQX NSC

获取价格

 		125 MHz- 312.5 MHz FPGA-Link Deserializer with DDR LVDS Parallel Interface
DS32EL0124SQX/NOPB TI

获取价格

 		具有 DDR LVDS 并行接口的 125MHz 至 312.5MHz FPGA-Link
DS32EL0421 TI

获取价格

 		5-bit DDR LVDS Parallel Data Interface
DS32EL0421 NSC

获取价格

 		125 - 312.5 MHz Serializer with DDR LVDS Parallel LVDS Interface

与DS32EL0124相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证