Datasheet > DS1012M-V20

DS1012M-V20

更新时间： 2024-11-28 14:36:51

品牌	Logo	应用领域
达拉斯 - DALLAS		光电二极管逻辑集成电路延迟线
页数	文件大小	规格书
7页	53K
描述
Silicon Delay Line, 2-Func, 1-Tap, True Output, CMOS, PDIP8, 0.300 INCH, DIP-8

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DS1012M-V20 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
包装说明：	0.300 INCH, DIP-8	Reach Compliance Code：	unknown
风险等级：	5.69	其他特性：	OUT3 = D3 NAND D4, OUT4 = D3 NOR D4
系列：	1000	输入频率最大值（fmax）：	3.33333 MHz
JESD-30 代码：	R-PDIP-T8	JESD-609代码：	e0
逻辑集成电路类型：	SILICON DELAY LINE	功能数量：	2
抽头/阶步数：	1	端子数量：	8
最高工作温度：	70 °C	最低工作温度：
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP8,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	70 mA	可编程延迟线：	NO
Prop。Delay @ Nom-Sup：	50 ns	认证状态：	Not Qualified
子类别：	Delay Lines	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
总延迟标称（td）：	50 ns	Base Number Matches：	1

DS1012M-V20 数据手册

DS1012

2-in-1 Sub-Miniature Silicon

Delay Line with Logic

FEATURES

PIN ASSIGNMENT

• All-silicon time delay

IN1

• 53 µW max. CMOS quiescent mode

OUT3

OUT1

IN2

OUT2

• Surface mount 8-pin mini-SOIC and standard 8-pin

DIP

GND

OUT4

DS1012M 8-PIN DIP (300 MIL)

See Mech. Drawings

Section

• 2 independent buffered delays per input

• Option of complemented output(s)

IN1

• Optionof timed AND, NAND, OR, NOR, XOR, XNOR,

HALF-XOR and HALF-XNOR logic outputs

OUT3

OUT1

IN2

OUT2

• Delay tolerance:

±1.5 ns (delays: 3-10 ns),

±2.0 ns (delays: 11-40 ns)

GND

OUT4

DS1012Z 8-PIN SOIC (150 MIL)

See Mech. Drawings

Section

• Vapor phase, IR and wave solderability

• Economical

PIN DESCRIPTION

• TTL/CMOS-compatible

IN1, IN2

– Inputs

• Quick turn prototypes

OUT1, OUT2 – Outputs (delays)

OUT3, OUT4 – Outputs (delays, logic)

• Custom delays and logic options available

GND

– Ground

– +5 Volts

DESCRIPTION

In its most simple configuration, the DS1012 2-in-1

Sub-Miniature Silicon Delay Line Chip provides two in-

puts, each of which in turn provides independent delays

to a pair of outputs. The DS1012-1 and DS1012-3 are

examples of catalog parts having this basic configura-

tion. Any of the four outputs can be inverted at the time

of manufacture.

catalog parts configured with logic functions on OUT3

and OUT4. Note that DS1012-2 also utilizes an output

inversion on OUT2.

Inanyconfiguration, delaysD1(t )andD2(t )canbe

specified within the range of ~3 ns to 10 ns. Delays D3

(t ) and D4 (t ) can be specified to have values be-

tween ~3 ns and 40 ns. The worst case leading edge

delay accuracy at nominal voltage and room tempera-

tureis ±2ns. TheDS1012isofferedintwopackages:an

8-pin DIP and an 8-pin 150 mil wide mini-SOIC.

For applications requiring two-input timed logic func-

tions, at the time of manufacture the simple delay on

OUT4 can be replaced by one of the following: OR,

NOR, XOR, or XNOR. Similarly, a timed AND, NAND,

HALF-XOR (D3 AND D4), or NOT HALF-XOR (D3 OR

D4) can be substituted for the simple delay on OUT3.

DS1012-2, DS1012-4, and DS1012-5 are examples of

Dallas Semiconductor offers the DS1012 in a wide vari-

etyofcustomdelayandlogicconfigurations. Forspecial

requests and quick turn delivery, call (972) 371–4348.

021798 1/7

12 3 4 5 6 7

中文翻译

下载PDF

与DS1012M-V20相关器件

型号	品牌	获取价格	描述	数据表
DS1012M-V60	MAXIM	获取价格	Delay Line, 2-Func, 1-Tap, CMOS, PDIP8
DS1012Z	DALLAS	获取价格	Silicon Delay Line, 2-Func, 1-Tap, True Output, CMOS, PDSO8,
DS1012Z	MAXIM	获取价格	Silicon Delay Line, 2-Func, 1-Tap, True Output, CMOS, PDSO8, 0.150 INCH, MINI, SOIC-8
DS1012Z-1	MAXIM	获取价格	Silicon Delay Line, 2-Func, 1-Tap, True Output, CMOS, PDSO8, 0.150 INCH, MINI, SOIC-8
DS1012Z-D16	MAXIM	获取价格	Delay Line, 2-Func, 1-Tap, CMOS, PDSO8
DS1012Z-D25	DALLAS	获取价格	Silicon Delay Line, 2-Func, 1-Tap, True Output, CMOS, PDSO8, 0.150 INCH, SOIC-8
DS1013	DALLAS	获取价格	3-in-1 Silicon Delay Line
DS1013	TTELEC	获取价格	Water Flow Transmitter
DS1013(DIE)-10	DALLAS	获取价格	Silicon Delay Line, 3-Func, 1-Tap, True Output, CMOS, DIE
DS1013(DIE)-100	DALLAS	获取价格	Silicon Delay Line, 3-Func, 1-Tap, True Output, CMOS, DIE

与DS1012M-V20相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

47
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

35
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

65
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

61

产品中心

服务支持

精选活动

关于我们

帮助中心

DS1012M-V20

DS1012M-V20 技术参数

DS1012M-V20 数据手册

与DS1012M-V20相关器件

与DS1012M-V20相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DS1012M-V20

DS1012M-V20 技术参数

DS1012M-V20 数据手册

与DS1012M-V20相关器件

与DS1012M-V20相关文章

您还可以找

您在本页遇到什么问题？