5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 移位寄存器> DM74LS962N/A+
DM74LS962N/A+ PDF预览

DM74LS962N/A+

更新时间： 2024-11-26 12:58:51
品牌 Logo 应用领域
美国国家半导体 - NSC 移位寄存器
页数 文件大小 规格书
8页 151K
描述
IC,SHIFT REGISTER,LS-TTL,DIP,18PIN,PLASTIC

阅读下载

中文翻译

获取价格

DM74LS962N/A+ 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
包装说明：DIP, DIP18,.3Reach Compliance Code：unknown
风险等级：5.92JESD-30 代码：R-PDIP-T18
JESD-609代码：e0最大频率@ Nom-Sup：25000000 Hz
位数：8功能数量：1
端子数量：18最高工作温度：70 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP18,.3
封装形状：RECTANGULAR封装形式：IN-LINE
电源：5 V子类别：Shift Registers
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
Base Number Matches：1

DM74LS962N/A+ 数据手册

 浏览型号DM74LS962N/A+的Datasheet PDF文件第2页浏览型号DM74LS962N/A+的Datasheet PDF文件第3页浏览型号DM74LS962N/A+的Datasheet PDF文件第4页浏览型号DM74LS962N/A+的Datasheet PDF文件第5页浏览型号DM74LS962N/A+的Datasheet PDF文件第6页浏览型号DM74LS962N/A+的Datasheet PDF文件第7页 
August 1991  
DM74LS962 (DM86LS62)  
Dual Rank 8-Bit TRI-STATE Shift Register  
É
General Description  
Features  
Y
Registers are edge-triggered by the positive transition  
of the clock  
These circuits are TRI-STATE, edge-triggered, 8-bit I/O reg-  
isters in parallel with 8-bit serial shift registers which are  
capable of operating in any of the following modes: parallel  
load from I/O pins to register ‘‘A’’, parallel transfer down  
from register ‘‘A’’ to serial shift register ‘‘B’’, parallel transfer  
up from shift register ‘‘B’’ to register ‘‘A’’, serial shift of regis-  
ter ‘‘B’’, or exchange data between register ‘‘A’’ and shift  
register ‘‘B’’. Since the registers are edge-triggered by the  
positive transition of the clock, the control lines which deter-  
mine the mode or operation are completely independent of  
the logic level applied to the clock. Designed for bus-orient-  
ed systems, these circuits have their TRI-STATE inputs and  
outputs on the same pins.  
Y
Y
Y
All inputs are PNP transistors  
Input disable dominates over output disable  
Output high impedance state does not impede any oth-  
er mode of operation  
Y
Y
Y
Y
Y
8-bit I/O pins are TRI-STATE buffers  
Typical shift frequency is 36 MHz  
Typical power dissipation is 305 mW  
All control inputs are active when in an ‘‘L’’ logic state  
Devices can be cascaded into N-bit word  
Connection Diagram  
Dual-In-Line Package  
Pin Description  
DIS ÐOutput disable  
O
I ÐSerial input  
S
DIS ÐInput disable  
I
DIS ÐTransfer up disable  
TU  
DIS ÐTransfer down disable  
TD  
DIS ÐShift disable  
S
O ÐSerial output  
S
CLKÐClock  
GNDÐGround  
I/O 1 . . . I/O 8Ð8-bit I/O pins  
V ÐSupply Voltage  
CC  
TL/F/6438–1  
Top View  
Order Number DM74LS962N or DM86LS62N  
See NS Package Number N18A  
TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.  
C
1995 National Semiconductor Corporation  
TL/F/6438  
RRD-B30M105/Printed in U. S. A.  
12345678

中文翻译

下载PDF

与DM74LS962N/A+相关器件

型号 品牌 获取价格 描述 数据表
DM74LS962N/B+ NSC

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,18PIN,PLASTIC
DM74LS962N/B+ TI

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,18PIN,PLASTIC
DM74LS96J TI

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,16PIN,CERAMIC
DM74LS96J/A+ TI

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,16PIN,CERAMIC
DM74LS96N NSC

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,16PIN,PLASTIC
DM74LS96N/A+ TI

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,16PIN,PLASTIC
DM74LS96N/B+ TI

获取价格

 		IC,SHIFT REGISTER,LS-TTL,DIP,16PIN,PLASTIC
DM74S00 FAIRCHILD

获取价格

 		Quad 2-Input NAND Gate
DM74S00J ETC

获取价格

 		Quad 2-input NAND Gate
DM74S00J/A+ ETC

获取价格

 		Quad 2-input NAND Gate

与DM74LS962N/A+相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证