DM74LS533N

更新时间： 2024-11-01 23:00:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		总线驱动器总线收发器锁存器逻辑集成电路光电二极管
页数	文件大小	规格书
4页	52K
描述
Octal Transparent Latch with 3-STATE Outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

DM74LS533N 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	DIP	包装说明：	DIP, DIP20,.3
针数：	20	Reach Compliance Code：	unknown
HTS代码：	8542.39.00.01	风险等级：	5.63
Is Samacsys：	N	系列：	LS
JESD-30 代码：	R-PDIP-T20	JESD-609代码：	e0
长度：	26.075 mm	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.024 A	位数：	8
功能数量：	1	端口数量：	2
端子数量：	20	最高工作温度：	70 °C
最低工作温度：		输出特性：	3-STATE
输出极性：	INVERTED	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装等效代码：	DIP20,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
最大电源电流（ICC）：	46 mA	Prop。Delay @ Nom-Sup：	23 ns
传播延迟（tpd）：	25 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	TTL	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	7.62 mm
Base Number Matches：	1

DM74LS533N 数据手册

October 1988

Revised March 2000

DM74LS533

Octal Transparent Latch with 3-STATE Outputs

General Description

Features

The DM74LS533 consists of eight latches with 3-STATE

outputs for bus organized system applications. The flip-

flops appear transparent to the data when Latch Enable

(LE) is HIGH. When LE is LOW, the data that meets the

setup times is latched. Data appears on the bus when the

Output Enable (OE) is LOW. When OE is HIGH the bus

output is in the high impedance state. The DM74LS533 is

the same as the DM74LS373, except that the outputs are

inverted. For detailed specifications please see the

DM74LS373 data sheet, but note that the propagation

delays from data to output are 5.0 ns longer for the

DM74LS533 than for the DM74LS373.

■ Eight latches in a single package

■ 3-STATE outputs for bus interfacing

Ordering Code:

Order Number Package Number

Package Description

DM74LS533WM

DM74LS533N

M20B

N20A

20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide

20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Logic Symbol

Connection Diagram

= Pin 20

GND = Pin 10

Pin Descriptions

Function Table

Pin Names

Description

OUTPUT

Latch

Output

D0, D7

Data Inputs

Enable

Latch Enable Input (Active HIGH)

Output Enable Input (Active LOW)

Complementary 3-STATE Outputs

O0–O7

Q_O

L = LOW State

H = HIGH State

X = Don't Care

Z = High Impedance State

= Previous Condition of O

DS009811

www.fairchildsemi.com

12 3 4

中文翻译

下载PDF

与DM74LS533N相关器件

型号	品牌	获取价格	描述	数据表
DM74LS533WM	FAIRCHILD	获取价格	Octal Transparent Latch with 3-STATE Outputs
DM74LS533WMX	FAIRCHILD	获取价格	8-Bit D-Type Latch
DM74LS534	FAIRCHILD	获取价格	Octal D-Type Flip-Flop with 3-STATE Outputs
DM74LS534N	FAIRCHILD	获取价格	Octal D-Type Flip-Flop with 3-STATE Outputs
DM74LS534WM	ETC	获取价格	Octal D-Type Flip-Flop
DM74LS54	NSC	获取价格	4-WIDE, 2-Input AND-OR-INVERT Gate
DM74LS540WM	NSC	获取价格	IC LS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20, PLASTIC, SOP-20, Bus Driver/Transceiv
DM74LS540WM	ROCHESTER	获取价格	LS SERIES, 8-BIT DRIVER, INVERTED OUTPUT, PDSO20, PLASTIC, SOP-20
DM74LS54J	ETC	获取价格	2/2/3/3-input AND-NOR Gate
DM74LS54J/A+	ETC	获取价格	2/2/3/3-input AND-NOR Gate

与DM74LS533N相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

5
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

2
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

23
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

24

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS533N

DM74LS533N 技术参数

DM74LS533N 数据手册

与DM74LS533N相关器件

与DM74LS533N相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

DM74LS533N

DM74LS533N 技术参数

DM74LS533N 数据手册

与DM74LS533N相关器件

与DM74LS533N相关文章

您还可以找

您在本页遇到什么问题？