Datasheet > 5962-9055502LA

5962-9055502LA

更新时间： 2024-02-17 03:14:03

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟输入元件可编程逻辑
页数	文件大小	规格书
14页	518K
描述
OT PLD, 25ns, PAL-Type, CMOS, CDIP24, CERAMIC, DIP-24

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

5962-9055502LA 技术参数

生命周期：	Active	零件包装代码：	DIP
包装说明：	CERAMIC, DIP-24	针数：	24
Reach Compliance Code：	compliant	ECCN代码：	3A001.A.2.C
HTS代码：	8542.39.00.01	风险等级：	5.23
Is Samacsys：	N	其他特性：	ASYNCHRONOUS REGISTERED; 10 MACROCELLS; REGISTER PRELOAD; POWER-UP RESET
架构：	PAL-TYPE	最大时钟频率：	25 MHz
JESD-30 代码：	R-GDIP-T24	JESD-609代码：	e0
长度：	31.877 mm	专用输入次数：	10
I/O 线路数量：	10	输入次数：	20
输出次数：	10	产品条款数：	80
端子数量：	24	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	10 DEDICATED INPUTS, 10 I/O
输出函数：	MACROCELL	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	DIP	封装等效代码：	DIP24,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE
电源：	5 V	可编程逻辑类型：	OT PLD
传播延迟：	25 ns	认证状态：	Qualified
筛选级别：	MIL-STD-883	座面最大高度：	5.08 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	TIN LEAD
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	宽度：	7.62 mm
Base Number Matches：	1

5962-9055502LA 数据手册

PLDC20RA10

Reprogrammable Asynchronous

CMOS Logic Device

1PLDC20RA10

—I_CCmax = 85 mA (Military)

• High reliability

Features

—Proven EPROM technology

—>2001V input protection

• Advanced-user programmable macrocell

• CMOS EPROM technology for reprogrammability

• Up to 20 input terms

• 10 programmable I/O macrocells

• Output macrocell programmable as combinatorial or

asynchronous D-type registered output

• Product-termcontrolofregisterclock,resetandsetand

output enable

• Register preload and power-up reset

• Four data product terms per output macrocell

• Fast

—100% programming and functional testing

• Windowed DIP, windowed LCC, DIP, LCC, PLCC avail-

able

Functional Description

The Cypress PLDC20RA10 is a high-performance, sec-

ond-generation programmable logic device employing a flexi-

ble macrocell structure that allows any individual output to be

configured independently as a combinatorial output or as a

fully asynchronous D-type registered output.

— Commercial

The Cypress PLDC20RA10 provides lower-power operation

with superior speed performance than functionally equivalent

bipolar devices through the use of high-performance 0.8-mi-

cron CMOS manufacturing technology.

_PD= 15 ns

t_CO= 15 ns

t_SU= 7 ns

— Military

The PLDC20RA10 is packaged in a 24 pin 300-mil molded

DIP, a 300-mil windowed cerDIP, and a 28-lead square lead-

less chip carrier, providing up to 20 inputs and 10 outputs.

When the windowed device is exposed to UV light, the 20RA10

is erased and can then be reprogrammed.

t_PD= 20 ns

t_CO= 20 ns

t_SU= 10 ns

• Low power

— I_CCmax - 80 mA (Commercial)

Logic Block Diagram

MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL MACROCELL

I/O

RA10–1

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose

•

CA 95134

•

408-943-2600

Document #: 38-03012 Rev. **

Revised March 26, 1997

12 3 4 5 6 7...14

下载PDF

与5962-9055502LA相关器件

型号	品牌	描述	获取价格	数据表
5962-9055502LX	ETC	UV-Erasable/OTP PLD	获取价格
5962-9055502XX	ETC	UV-Erasable/OTP PLD	获取价格
5962-90555033A	WEDC	OT PLD, 20ns, CMOS, CQCC28, CERAMIC, LCC-28	获取价格
5962-90555033X	CYPRESS	OT PLD, 20ns, CMOS, CQCC28, CERAMIC, LCC-28	获取价格
5962-9055503KX	ETC	UV-Erasable/OTP PLD	获取价格
5962-9055503LA	CYPRESS	OT PLD, 20ns, PAL-Type, CMOS, CDIP24, 0.300 INCH, CERDIP-24	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

5962-9055502LA

5962-9055502LA 技术参数

5962-9055502LA 数据手册

与5962-9055502LA相关器件

与5962-9055502LA相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

5962-9055502LA

5962-9055502LA 技术参数

5962-9055502LA 数据手册

与5962-9055502LA相关器件

与5962-9055502LA相关文章

您还可以找

您在本页遇到什么问题？