Datasheet > 5962-8946802XC

5962-8946802XC

更新时间： 2024-01-12 17:25:14

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		时钟输入元件可编程逻辑
页数	文件大小	规格书
17页	619K
描述
UV PLD, 60ns, 128-Cell, CMOS, CPGA68, CERAMIC, PGA-68

阅读下载

获取价格

如果您发现信息不准确，欢迎纠错

5962-8946802XC 技术参数

生命周期：	Transferred	包装说明：	WPGA,
Reach Compliance Code：	unknown	ECCN代码：	3A001.A.2.C
HTS代码：	8542.39.00.01	风险等级：	5.34
Is Samacsys：	N	其他特性：	LABS INTERCONNECTED BY PIA; 8 LABS; 128 MACROCELLS; 1 EXTERNAL CLOCK; SHARED INPUT/CLOCK
最大时钟频率：	27.7 MHz	JESD-30 代码：	S-CPGA-P68
JESD-609代码：	e4	长度：	27.9527 mm
专用输入次数：	7	I/O 线路数量：	52
端子数量：	68	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	7 DEDICATED INPUTS, 52 I/O
输出函数：	MACROCELL	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	WPGA	封装形状：	SQUARE
封装形式：	GRID ARRAY, WINDOW	可编程逻辑类型：	UV PLD
传播延迟：	60 ns	认证状态：	Not Qualified
座面最大高度：	5.08 mm	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	GOLD
端子形式：	PIN/PEG	端子节距：	2.54 mm
端子位置：	PERPENDICULAR	宽度：	27.9527 mm
Base Number Matches：	1

12 3 4 5 6 7...17

下载PDF

型号	品牌	描述	获取价格	数据表
5962-8946802YA	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946802ZA	ETC	UV-Erasable/OTP Complex PLD	获取价格
5962-8946803XA	CYPRESS	UV PLD, 51ns, CMOS, CPGA68, WINDOWED, CERAMIC, PGA-68	获取价格
5962-8946803XC	CYPRESS	UV PLD, 51ns, 128-Cell, CMOS, CPGA68, CERAMIC, PGA-68	获取价格
5962-8946803XX	WEDC	UV PLD, 51ns, CMOS, CPGA68,	获取价格
5962-8946803YA	CYPRESS	UV PLD, 51ns, 128-Cell, CMOS, CQCC68, CERAMIC, LCC-68	获取价格