Datasheet > 存储 > SRAM> CY7C1486V33-200BGXI

CY7C1486V33-200BGXI

更新时间： 2024-11-08 05:19:43

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		存储内存集成电路静态存储器时钟
页数	文件大小	规格书
32页	1290K
描述
72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined Sync SRAM

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CY7C1486V33-200BGXI 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	BGA, BGA209,11X19,40
针数：	209	Reach Compliance Code：	compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.84	Is Samacsys：	N
最长访问时间：	3 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	200 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B209	JESD-609代码：	e1
长度：	22 mm	内存密度：	75497472 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	72
湿度敏感等级：	3	功能数量：	1
端子数量：	209	字数：	1048576 words
字数代码：	1000000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	1MX72	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	BGA
封装等效代码：	BGA209,11X19,40	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	260	电源：	2.5/3.3,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.96 mm
最小待机电流：	3.14 V	子类别：	SRAMs
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

CY7C1486V33-200BGXI 数据手册

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第2页

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第3页

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第4页

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第5页

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第6页

浏览型号CY7C1486V33-200BGXI的Datasheet PDF文件第7页

CY7C1480V33

CY7C1482V33

CY7C1486V33

72-Mbit (2M x 36/4M x 18/1M x 72)

Pipelined Sync SRAM

Features

Functional Description^[1]

• Supports bus operation up to 250 MHz

• Available speed grades are 250, 200, and 167 MHz

• Registered inputs and outputs for pipelined operation

• 3.3V core power supply

The CY7C1480V33/CY7C1482V33/CY7C1486V33 SRAM

integrates 2M x 36/4M x 18/1M × 72 SRAM cells with

advanced synchronous peripheral circuitry and a two-bit

counter for internal burst operation. All synchronous inputs are

gated by registers controlled by a positive-edge-triggered

Clock Input (CLK). The synchronous inputs include all

addresses, all data inputs, address-pipelining Chip Enable

(CE₁), depth-expansion Chip Enables (CE₂and CE₃), Burst

Control inputs (ADSC, ADSP, and ADV), Write Enables (BW_X,

and BWE), and Global Write (GW). Asynchronous inputs

include the Output Enable (OE) and the ZZ pin.

• 2.5V/3.3V I/O operation

• Fast clock-to-output times

— 3.0 ns (for 250 MHz device)

• Provide high performance 3-1-1-1 access rate

• User selectable burst counter supporting Intel^®

Pentium^®interleaved or linear burst sequences

Addresses and chip enables are registered at the rising edge

of the clock when either Address Strobe Processor (ADSP) or

Address Strobe Controller (ADSC) are active. Subsequent

burst addresses can be internally generated as controlled by

the Advance pin (ADV).

• Separate processor and controller address strobes

• Synchronous self timed writes

• Asynchronous output enable

• Single cycle chip deselect

Address, data inputs, and write controls are registered on-chip

to initiate a self timed write cycle.This part supports byte write

operations (see “Pin Definitions” on page 7 and “Truth Table”

on page 10 for further details). Write cycles can be one to two

or four bytes wide as controlled by the byte write control inputs.

GW when active LOW causes all bytes to be written.

• CY7C1480V33, CY7C1482V33 available in

JEDEC-standard Pb-free 100-pin TQFP, Pb-free and

non-Pb-free 165-ball FBGA package. CY7C1486V33

available in Pb-free and non-Pb-free 209-ball FBGA

package

The CY7C1480V33/CY7C1482V33/CY7C1486V33 operates

from a +3.3V core power supply while all outputs may operate

with either a +2.5 or +3.3V supply. All inputs and outputs are

JEDEC standard JESD8-5 compatible.

• IEEE 1149.1 JTAG-Compatible Boundary Scan

• “ZZ” Sleep Mode option

Selection Guide

250 MHz

3.0

200 MHz

3.0

167 MHz

3.4

Unit

Maximum Access Time

Maximum Operating Current

Maximum CMOS Standby Current

500

450

120

Note

1. For best practices recommendations, please refer to the Cypress application note AN1064, SRAM System Guidelines.

Cypress Semiconductor Corporation

Document #: 38-05283 Rev. *H

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised April 23, 2007

[+] Feedback

12 3 4 5 6 7...32

中文翻译

下载PDF

与CY7C1486V33-200BGXI相关器件

型号	品牌	获取价格	描述	数据表
CY7C1486V33-200BX	CYPRESS	获取价格	暂无描述
CY7C1486V33-250BGC	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined Sync SRAM
CY7C1486V33-250BGI	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined Sync SRAM
CY7C1486V33-250BGXC	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined Sync SRAM
CY7C1486V33-250BGXI	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Pipelined Sync SRAM
CY7C1487V25	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM
CY7C1487V25-100BGC	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM
CY7C1487V25-100BGI	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM
CY7C1487V25-100BGXC	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM
CY7C1487V25-100BGXI	CYPRESS	获取价格	72-Mbit (2M x 36/4M x 18/1M x 72) Flow-Through SRAM

与CY7C1486V33-200BGXI相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

19
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

17
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

39
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

37

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1486V33-200BGXI

CY7C1486V33-200BGXI 技术参数

CY7C1486V33-200BGXI 数据手册

与CY7C1486V33-200BGXI相关器件

与CY7C1486V33-200BGXI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1486V33-200BGXI

CY7C1486V33-200BGXI 技术参数

CY7C1486V33-200BGXI 数据手册

与CY7C1486V33-200BGXI相关器件

与CY7C1486V33-200BGXI相关文章

您还可以找

您在本页遇到什么问题？