5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C1327B-133BGI
CY7C1327B-133BGI PDF预览

CY7C1327B-133BGI

更新时间： 2024-11-19 05:19:11
品牌 Logo 应用领域
赛普拉斯 - CYPRESS /
页数 文件大小 规格书
17页 597K
描述
256K x 18 Synchronous-Pipelined Cache RAM

阅读下载

中文翻译

获取价格

CY7C1327B-133BGI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：BGA包装说明：14 X 22 MM, 2.40 MM HEIGHT, FBGA-119
针数：119Reach Compliance Code：not_compliant
ECCN代码：3A991.B.2.AHTS代码：8542.32.00.41
风险等级：5.83最长访问时间：4 ns
其他特性：PIPELINED ARCHITECTURE最大时钟频率 (fCLK)：133 MHz
I/O 类型：COMMONJESD-30 代码：R-PBGA-B119
JESD-609代码：e0长度：22 mm
内存密度：4718592 bit内存集成电路类型：CACHE SRAM
内存宽度：18功能数量：1
端子数量：119字数：262144 words
字数代码：256000工作模式：SYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：256KX18输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：BGA
封装等效代码：BGA119,7X17,50封装形状：RECTANGULAR
封装形式：GRID ARRAY并行/串行：PARALLEL
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2.5/3.3,3.3 V
认证状态：Not Qualified座面最大高度：2.4 mm
最大待机电流：0.01 A最小待机电流：3.14 V
子类别：SRAMs最大压摆率：0.375 mA
最大供电电压 (Vsup)：3.63 V最小供电电压 (Vsup)：3.135 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：BALL
端子节距：1.27 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：14 mm
Base Number Matches：1

CY7C1327B-133BGI 数据手册

 浏览型号CY7C1327B-133BGI的Datasheet PDF文件第2页浏览型号CY7C1327B-133BGI的Datasheet PDF文件第3页浏览型号CY7C1327B-133BGI的Datasheet PDF文件第4页浏览型号CY7C1327B-133BGI的Datasheet PDF文件第5页浏览型号CY7C1327B-133BGI的Datasheet PDF文件第6页浏览型号CY7C1327B-133BGI的Datasheet PDF文件第7页 
327  
CY7C1327B  
256K x 18 Synchronous-Pipelined Cache RAM  
The CY7C1327B I/O pins can operate at either the 2.5V or the  
3.3V level. The I/O pins are 3.3V tolerant when VDDQ=2.5V.  
Features  
• Supports 100-MHz bus for Pentium and PowerPC™  
operations with zero wait states  
• Fully registered inputs and outputs for pipelined  
operation  
• 256K by 18 common I/O architecture  
• 3.3V core power supply  
• 2.5V / 3.3V I/O operation  
All synchronous inputs pass through input registers controlled  
by the rising edge of the clock. All data outputs pass through  
output registers controlled by the rising edge of the clock. Max-  
imum access delay from the clock rise is 3.5 ns (166-MHz  
device).  
The CY7C1327B supports either the interleaved burst se-  
quence used by the Intel Pentium processor or a linear burst  
sequence used by processors such as the PowerPC. The  
burst sequence is selected through the MODE pin. Accesses  
can be initiated by asserting either the Processor Address  
Strobe (ADSP) or the Controller Address Strobe (ADSC) at  
clock rise. Address advancement through the burst sequence  
is controlled by the ADV input. A 2-bit on-chip wraparound  
burst counter captures the first address in a burst sequence  
and automatically increments the address for the rest of the  
burst access.  
• Fast clock-to-output times  
— 3.5 ns (for 166-MHz device)  
— 4.0 ns (for 133-MHz device)  
— 5.5 ns (for 100-MHz device)  
• User-selectable burst counter supporting Intel  
Pentium interleaved or linear burst sequences  
• Separate processor and controller address strobes  
• Synchronous self-timed writes  
• Asynchronous Output Enable  
• JEDEC-standard 100 TQFP pinout  
Byte write operations are qualified with the four Byte Write  
Select (BW[1:0]) inputs. A Global Write Enable (GW) overrides  
all byte write inputs and writes data to all four bytes. All writes  
are conducted with on-chip synchronous self-timed write cir-  
cuitry.  
• “ZZ” Sleep Mode option and Stop Clock option  
Functional Description  
Three synchronous Chip Selects (CE1, CE2, CE3) and an  
asynchronous Output Enable (OE) provide for easy bank se-  
lection and output three-state control. In order to provide prop-  
er data during depth expansion, OE is masked during the first  
clock of a read cycle when emerging from a deselected state.  
The CY7C1327B is a 3.3V, 256K by 18 synchronous-pipelined  
cache SRAM designed to support zero wait state secondary  
cache with minimal glue logic.  
MODE  
Logic Block Diagram  
2
(A[1;0]  
)
Q
Q
CLK  
ADV  
ADSC  
0
BURST  
COUNTER  
CE  
CLR  
1
ADSP  
Q
16  
18  
ADDRESS  
REGISTER  
CE  
D
256KX18  
MEMORY  
ARRAY  
A[17:0]  
GW  
18  
16  
DQ[15:8], DP[1]  
BYTEWRITE  
REGISTERS  
D
Q
BWE  
BW  
1
DQ[7:0], DP[0]  
BYTEWRITE  
REGISTERS  
D
Q
BW  
0
18  
18  
CE  
2
1
CE  
D
CE  
Q
ENABLE CE  
REGISTER  
CE  
3
D
Q
OUTPUT  
INPUT  
REGISTERS  
CLK  
ENABLE DELAY  
REGISTER  
REGISTERS  
CLK  
OE  
ZZ  
SLEEP  
CONTROL  
DQ[15:0]  
DP[1:0]  
Intel and Pentium are registered trademarks of Intel Corporation.  
PowerPC is a trademark of IBM Corporation.  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-05140 Rev. **  
Revised September 6, 2001  
1234567...17

中文翻译

下载PDF

与CY7C1327B-133BGI相关器件

型号 品牌 获取价格 描述 数据表
CY7C1327B-133BGIT CYPRESS

获取价格

 		Cache SRAM, 256KX18, 4ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, FBGA-119
CY7C1327B-166AC CYPRESS

获取价格

 		256K x 18 Synchronous-Pipelined Cache RAM
CY7C1327B-166ACT CYPRESS

获取价格

 		Cache SRAM, 256KX18, 3.5ns, CMOS, PQFP100, 14 X 20 MM, 1.40 MM HEIGHT, PLASTIC, TQFP-100
CY7C1327B-166BGC CYPRESS

获取价格

 		256K x 18 Synchronous-Pipelined Cache RAM
CY7C1327B-166BGCT CYPRESS

获取价格

 		Cache SRAM, 256KX18, 3.5ns, CMOS, PBGA119, 14 X 22 MM, 2.40 MM HEIGHT, FBGA-119
CY7C1327C-166AC ETC

获取价格

 		x18 Fast Synchronous SRAM
CY7C1327C-16BGC ETC

获取价格

 		x18 Fast Synchronous SRAM
CY7C1327C-200AC ETC

获取价格

 		x18 Fast Synchronous SRAM
CY7C1327C-200BGC ETC

获取价格

 		x18 Fast Synchronous SRAM
CY7C1327C-225AC ETC

获取价格

 		x18 Fast Synchronous SRAM

与CY7C1327B-133BGI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证