5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY7C109B-20ZCT
CY7C109B-20ZCT PDF预览

CY7C109B-20ZCT

更新时间： 2024-09-15 13:07:11
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 内存集成电路静态存储器光电二极管
页数 文件大小 规格书
12页 199K
描述
Standard SRAM, 128KX8, 20ns, CMOS, PDSO32, 8 X 20 MM, TSOP1-32

阅读下载

中文翻译

获取价格

CY7C109B-20ZCT 技术参数

是否Rohs认证：不符合生命周期：Obsolete
零件包装代码：TSOP1包装说明：TSOP1,
针数：32Reach Compliance Code：unknown
ECCN代码：3A991.B.2.BHTS代码：8542.32.00.41
风险等级：5.48Is Samacsys：N
最长访问时间：20 nsJESD-30 代码：R-PDSO-G32
JESD-609代码：e0长度：18.4 mm
内存密度：1048576 bit内存集成电路类型：STANDARD SRAM
内存宽度：8湿度敏感等级：3
功能数量：1端子数量：32
字数：131072 words字数代码：128000
工作模式：ASYNCHRONOUS最高工作温度：70 °C
最低工作温度：组织：128KX8
封装主体材料：PLASTIC/EPOXY封装代码：TSOP1
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE
并行/串行：PARALLEL峰值回流温度（摄氏度）：240
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：TIN LEAD端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：8 mm
Base Number Matches：1

CY7C109B-20ZCT 数据手册

 浏览型号CY7C109B-20ZCT的Datasheet PDF文件第2页浏览型号CY7C109B-20ZCT的Datasheet PDF文件第3页浏览型号CY7C109B-20ZCT的Datasheet PDF文件第4页浏览型号CY7C109B-20ZCT的Datasheet PDF文件第5页浏览型号CY7C109B-20ZCT的Datasheet PDF文件第6页浏览型号CY7C109B-20ZCT的Datasheet PDF文件第7页 
009B  
CY7C109B  
CY7C1009B  
128K x 8 Static RAM  
put Enable (OE), and three-state drivers. Writing to the device  
is accomplished by taking Chip Enable One (CE1) and Write  
Enable (WE) inputs LOW and Chip Enable Two (CE2) input  
HIGH. Data on the eight I/O pins (I/O0 through I/O7) is then  
written into the location specified on the address pins (A0  
through A16).  
Features  
• High speed  
— tAA = 12 ns  
• Low active power  
— 495 mW (max. 12 ns)  
Reading from the device is accomplished by taking Chip En-  
able One (CE1) and Output Enable (OE) LOW while forcing  
Write Enable (WE) and Chip Enable Two (CE2) HIGH. Under  
these conditions, the contents of the memory location speci-  
fied by the address pins will appear on the I/O pins.  
• Low CMOS standby power  
— 55 mW (max.) 4 mW  
• 2.0V Data Retention  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE1, CE2, and OEoptions  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE1  
HIGH or CE2 LOW), the outputs are disabled (OE HIGH), or  
during a write operation (CE1 LOW, CE2 HIGH, and WE LOW).  
Functional Description  
The CY7C109B is available in standard 400-mil-wide SOJ and  
32-pin TSOP type I packages. The CY7C1009B is available in  
300-mil-wide SOJ package. The CY7C1009B and  
CY7C109B are functionally equivalent in all other respects.  
The CY7C109B / CY7C1009B is a high-performance CMOS  
static RAM organized as 131,072 words by 8 bits. Easy mem-  
ory expansion is provided by an active LOW Chip Enable  
(CE1), an active HIGH Chip Enable (CE2), an active LOW Out-  
a
Logic Block Diagram  
Pin Configurations  
SOJ  
Top View  
V
NC  
32  
31  
30  
1
CC  
A
16  
A
15  
2
3
A
14  
CE  
2
A
4
12  
29  
28  
WE  
5
A
A
A
A
13  
A
8
A
7
27  
26  
6
6
5
7
9
25  
24  
23  
22  
21  
A
A
3
8
9
10  
11  
12  
13  
A
4
11  
OE  
I/O  
A
A
10  
2
0
A
1
CE  
I/O  
I/O  
INPUT BUFFER  
1
7
6
A
0
I/O  
I/O  
I/O  
I/O  
I/O  
0
1
2
20  
19  
1
A
0
A
1
I/O  
5
14  
15  
16  
I/O  
I/O  
18  
17  
4
2
A
2
GND  
3
109B–2  
A
3
4
A
A11  
A9  
A8  
A13  
WE  
CE2  
A15  
VCC  
NC  
A16  
A14  
A12  
A7  
A6  
A5  
A4  
1
2
32  
31  
OE  
A10  
CE  
I/O  
I/O  
I/O  
3
4
5
512 x 256 x 8  
ARRAY  
A
5
6
3
4
5
6
7
8
30  
29  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
A
I/O7  
I/O6  
I/O5  
I/O4  
I/O3  
GND  
I/O2  
I/O1  
I/O0  
A0  
A
7
8
A
TSOP I  
Top View  
9
(not to scale)  
I/O  
10  
11  
12  
13  
14  
15  
16  
6
7
POWER  
DOWN  
COLUMN  
DECODER  
CE  
1
2
CE  
I/O  
WE  
A1  
A2  
A3  
109B–1  
OE  
109B–3  
Selection Guide  
7C109B-12  
7C1009B-12  
7C109B-15  
7C1009B-15  
7C109B-20  
7C1009B-20  
7C109B-25  
7C1009B-25  
7C109B-35  
7C1009B-35  
Maximum Access Time (ns)  
Maximum Operating Current (mA)  
Maximum CMOS Standby Current (mA)  
12  
90  
10  
15  
80  
10  
20  
75  
10  
25  
70  
10  
35  
60  
10  
Maximum CMOS Standby Current (mA)  
Low Power Version  
2
2
2
-
-
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-05038 Rev. **  
Revised August 24, 2001  
1234567...12

中文翻译

下载PDF

与CY7C109B-20ZCT相关器件

型号 品牌 获取价格 描述 数据表
CY7C109B-20ZI CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-20ZIT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 20ns, CMOS, PDSO32, 8 X 20 MM, TSOP1-32
CY7C109B-20ZXC CYPRESS

获取价格

 		暂无描述
CY7C109B-25VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-25VCT CYPRESS

获取价格

 		Standard SRAM, 128KX8, 25ns, CMOS, PDSO32, 0.400 INCH, PLASTIC, SOJ-32
CY7C109B-25VI CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-25ZC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-25ZI CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-35VC CYPRESS

获取价格

 		128K x 8 Static RAM
CY7C109B-35VI CYPRESS

获取价格

 		128K x 8 Static RAM

与CY7C109B-20ZCT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证