Datasheet > 存储 > SRAM> CY7C1071DV33-12BAXI

CY7C1071DV33-12BAXI

更新时间： 2024-11-09 09:43:35

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		存储内存集成电路静态存储器
页数	文件大小	规格书
14页	468K
描述
32-Mbit (2 M x 16) Static RAM TTL compatible inputs and outputs

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY7C1071DV33-12BAXI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	BGA
包装说明：	TFBGA, BGA48,6X8,30	针数：	48
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.B
HTS代码：	8542.32.00.41	Factory Lead Time：	1 week
风险等级：	1.96	Is Samacsys：	N
最长访问时间：	12 ns	I/O 类型：	COMMON
JESD-30 代码：	R-PBGA-B48	JESD-609代码：	e1
长度：	9.5 mm	内存密度：	33554432 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	16
功能数量：	1	端子数量：	48
字数：	2097152 words	字数代码：	2000000
工作模式：	ASYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	2MX16
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TFBGA	封装等效代码：	BGA48,6X8,30
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE, FINE PITCH
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
电源：	3.3 V	认证状态：	Not Qualified
座面最大高度：	1.2 mm	最大待机电流：	0.05 A
最小待机电流：	2 V	子类别：	SRAMs
最大压摆率：	0.25 mA	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	3 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子面层：	TIN SILVER COPPER
端子形式：	BALL	端子节距：	0.75 mm
端子位置：	BOTTOM	处于峰值回流温度下的最长时间：	40
宽度：	8 mm	Base Number Matches：	1

CY7C1071DV33-12BAXI 数据手册

浏览型号CY7C1071DV33-12BAXI的Datasheet PDF文件第2页

浏览型号CY7C1071DV33-12BAXI的Datasheet PDF文件第3页

浏览型号CY7C1071DV33-12BAXI的Datasheet PDF文件第4页

浏览型号CY7C1071DV33-12BAXI的Datasheet PDF文件第5页

浏览型号CY7C1071DV33-12BAXI的Datasheet PDF文件第6页

CY7C1071DV33

32-Mbit (2 M × 16) Static RAM

32-Mbit (2

M × 16) Static RAM

Features

Functional Description

■ High speed

❐ t_AA= 12 ns

The CY7C1071DV33 is a high performance CMOS Static RAM

organized as 2,097,152 words by 16 bits. The input and output

pins (I/O₀through I/O₁₅) are placed in a high impedance state

when:

■ Low active power

❐ I_CC= 250 mA at 12 ns

■ Deselected (CE HIGH)

■ Low Complementary Metal Oxide Semiconductor (CMOS)

standby power

■ Outputs are disabled (OE HIGH)

❐ I_SB2= 50 mA

■ Both byte high enable and byte low enable are disabled (BHE,

BLE HIGH)

■ Operating voltages of 3.3 ± 0.3 V

■ 2.0 V data retention

■ The write operation is active (CE LOW and WE LOW)

To write to the device, take Chip Enable (CE) and Write Enable

(WE) inputs LOW. If Byte Low Enable (BLE) is LOW, then data

from I/O pins (I/O₀through I/O₇) is written into the location

specified on the address pins (A₀through A₂₀). If Byte High

Enable (BHE) is LOW, then data from I/O pins (I/O₈through

I/O₁₅) is written into the location specified on the address pins

(A₀through A₂₀).

■ Automatic power down when deselected

■ TTL compatible inputs and outputs

■ Available in Pb-free 48-ball FBGA package

To read from the device, take Chip Enable (CE) and Output

Enable (OE) LOW while forcing the Write Enable (WE) HIGH. If

Byte Low Enable (BLE) is LOW, then data from the memory

location specified by the address pins appears on I/O₀to I/O₇. If

Byte High Enable (BHE) is LOW, then data from memory

appears on I/O₈to I/O₁₅. See the Truth Table on page 10 for a

complete description of read and write modes.

Logic Block Diagram

DATA IN DRIVERS

2M × 16

IO₀–IO₇

A_(10:0)

RAM ARRAY

IO₈–IO₁₅

COLUMN DECODER

A_(20:11)

BHE

BLE

Cypress Semiconductor Corporation

Document Number: 001-12063 Rev. *H

•

198 Champion Court

•

San Jose, CA 95134-1709

•

408-943-2600

Revised May 28, 2011

[+] Feedback

12 3 4 5 6 7...14

中文翻译

下载PDF

CY7C1071DV33-12BAXI 替代型号

型号	品牌	替代类型	描述	数据表
CY7C1081DV33-12BAXI	CYPRESS	完全替代	64-Mbit (4 M x 16) Static RAM
CY62177EV30LL-55BAXI	CYPRESS	类似代替	暂无描述

与CY7C1071DV33-12BAXI相关器件

型号	品牌	获取价格	描述	数据表
CY7C1071DV33-12BAXIT	INFINEON	获取价格	Asynchronous SRAM
CY7C107-20VC	CYPRESS	获取价格	1M x 1 Static RAM
CY7C107-25DC	ETC	获取价格	x1 SRAM
CY7C107-25DMB	ETC	获取价格	x1 SRAM
CY7C107-25LC	ETC	获取价格	x1 SRAM
CY7C107-25LMB	ETC	获取价格	x1 SRAM
CY7C107-25PC	ETC	获取价格	x1 SRAM
CY7C107-25VC	CYPRESS	获取价格	1M x 1 Static RAM
CY7C107-25VCT	CYPRESS	获取价格	Standard SRAM, 1MX1, 25ns, CMOS, PDSO28, 0.400 INCH, PLASTIC, SOJ-28
CY7C1072AV33	CYPRESS	获取价格	32-Mbit (1M x 32) Static RAM

与CY7C1071DV33-12BAXI相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

48
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1071DV33-12BAXI

CY7C1071DV33-12BAXI 技术参数

CY7C1071DV33-12BAXI 数据手册

CY7C1071DV33-12BAXI 替代型号

与CY7C1071DV33-12BAXI相关器件

与CY7C1071DV33-12BAXI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY7C1071DV33-12BAXI

CY7C1071DV33-12BAXI 技术参数

CY7C1071DV33-12BAXI 数据手册

CY7C1071DV33-12BAXI 替代型号

与CY7C1071DV33-12BAXI相关器件

与CY7C1071DV33-12BAXI相关文章

您还可以找

您在本页遇到什么问题？