5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> CY7C1046DV33-10VXIT
CY7C1046DV33-10VXIT PDF预览

CY7C1046DV33-10VXIT

更新时间： 2024-09-15 13:07:11
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
14页 440K
描述
暂无描述

阅读下载

中文翻译

获取价格

CY7C1046DV33-10VXIT 数据手册

 浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第2页浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第3页浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第4页浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第5页浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第6页浏览型号CY7C1046DV33-10VXIT的Datasheet PDF文件第7页 
CY7C1046DV33  
4-Mbit (1 M × 4) Static RAM  
4-Mbit (1  
M × 4) Static RAM  
Features  
Functional Description  
■ Pin- and function-compatible with CY7C1046CV33  
The CY7C1046DV33[1] is a high-performance CMOS static  
RAM organized as 1M words by 4 bits. Easy memory  
expansion is provided by an active LOW Chip Enable (CE), an  
active LOW Output Enable (OE), and tri-state drivers. Writing  
to the device is accomplished by taking Chip Enable (CE) and  
Write Enable (WE) inputs LOW. Data on the four I/O pins (I/O0  
through I/O3) is then written into the location specified on the  
address pins (A0 through A19).  
■ High speed  
❐ tAA = 10 ns  
■ Low active power  
❐ ICC = 90 mA @ 10 ns  
■ Low CMOS standby power  
❐ ISB2 = 10 mA  
Reading from the device is accomplished by taking Chip  
Enable (CE) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH. Under these conditions, the contents of  
the memory location specified by the address pins will appear  
on the I/O pins.  
■ 2.0 V data retention  
■ Automatic power-down when deselected  
■ TTL-compatible inputs and outputs  
The four input/output pins (I/O0 through I/O3) are placed in a  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), or during a Write  
operation (CE LOW, and WE LOW).  
■ Easy memory expansion with CE and OE features  
■ Available in lead-free 400-mil-wide 32-pin SOJ package  
The CY7C1046DV33 is available in a standard 400-mil-wide  
32-pin SOJ package with center power and ground  
(revolutionary) pinout.  
Logic Block Diagram  
INPUT BUFFER  
A
0
A
1
A
2
I/O  
0
A
3
4
A
A
6
I/O  
I/O  
I/O  
5
1
2
3
1 Mbit x 4  
A
A
7
A
8
A
9
A
10  
POWER  
DOWN  
COLUMN  
DECODER  
CE  
WE  
OE  
Note  
1. For guidelines on SRAM system design, please refer to the System Design Guidelines Cypress application note, available on the internet at www.cypress.com.  
Cypress Semiconductor Corporation  
Document Number: 38-05611 Rev. *D  
•
198 Champion Court  
•
San Jose, CA 95134-1709  
•
408-943-2600  
Revised December 2, 2010  
[+] Feedback  
1234567...14

中文翻译

下载PDF

CY7C1046DV33-10VXIT 替代型号

型号 品牌 替代类型 描述 数据表
CY7C1046DV33-10VXI CYPRESS

完全替代

 4-Mbit (1M x 4) Static RAM
GS74104AGJ-10T GSI

功能相似

 Standard SRAM, 1MX4, 10ns, CMOS, PDSO32, 0.400 INCH, ROHS COMPLIANT, SOJ-32
GS74104AGJ-10I GSI

功能相似

 1M x 4 4Mb Asynchronous SRAM

与CY7C1046DV33-10VXIT相关器件

型号 品牌 获取价格 描述 数据表
CY7C1049 CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-15VC CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-15VCT CYPRESS

获取价格

 		暂无描述
CY7C1049-17VC CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-20VC CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-20VCT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 20ns, CMOS, PDSO36, 0.400 INCH, PLASTIC, SOJ-36
CY7C1049-20VI CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-20VIT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 20ns, CMOS, PDSO36, 0.400 INCH, PLASTIC, SOJ-36
CY7C1049-20VM CYPRESS

获取价格

 		512K x 8 Static RAM
CY7C1049-25VC CYPRESS

获取价格

 		512K x 8 Static RAM

与CY7C1046DV33-10VXIT相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证