5秒后页面跳转
捷配首页

Datasheet > 存储 > SRAM> CY62148BLL-70ZRI
CY62148BLL-70ZRI PDF预览

CY62148BLL-70ZRI

更新时间： 2024-11-19 22:06:31
品牌 Logo 应用领域
赛普拉斯 - CYPRESS 存储内存集成电路静态存储器光电二极管
页数 文件大小 规格书
11页 191K
描述
512K x 8 Static RAM

阅读下载

中文翻译

获取价格

CY62148BLL-70ZRI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：TSOP2包装说明：REVERSE, TSOP2-32
针数：32Reach Compliance Code：not_compliant
ECCN代码：3A991.B.2.AHTS代码：8542.32.00.41
风险等级：5.71最长访问时间：70 ns
I/O 类型：COMMONJESD-30 代码：R-PDSO-G32
JESD-609代码：e0长度：20.95 mm
内存密度：4194304 bit内存集成电路类型：STANDARD SRAM
内存宽度：8功能数量：1
端子数量：32字数：524288 words
字数代码：512000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：512KX8输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：TSOP2-R
封装等效代码：TSOP32,.46封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
认证状态：Not Qualified反向引出线：YES
座面最大高度：1.2 mm最大待机电流：0.00002 A
最小待机电流：2 V子类别：SRAMs
最大压摆率：0.02 mA最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Tin/Lead (Sn/Pb)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：10.16 mmBase Number Matches：1

CY62148BLL-70ZRI 数据手册

 浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第2页浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第3页浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第4页浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第5页浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第6页浏览型号CY62148BLL-70ZRI的Datasheet PDF文件第7页 
CY62148B MoBL™  
512K x 8 Static RAM  
an automatic power-down feature that reduces power con-  
sumption by more than 99% when deselected.  
Features  
• 4.5V–5.5V operation  
• Low active power  
Writing to the device is accomplished by taking Chip Enable  
(CE) and Write Enable (WE) inputs LOW. Data on the eight I/O  
pins (I/O0 through I/O7) is then written into the location speci-  
fied on the address pins (A0 through A18).  
— Typical active current: 2.5 mA @ f = 1 MHz  
— Typical active current: 12.5 mA @ f = fmax  
• Low standby current  
• Automatic power-down when deselected  
• TTL-compatible inputs and outputs  
• Easy memory expansion with CE and OE features  
• CMOS for optimum speed/power  
Reading from the device is accomplished by taking Chip En-  
able (CE) and Output Enable (OE) LOW while forcing Write  
Enable (WE) HIGH for read. Under these conditions, the con-  
tents of the memory location specified by the address pins will  
appear on the I/O pins.  
The eight input/output pins (I/O0 through I/O7) are placed in a  
high-impedance state when the device is deselected (CE  
HIGH), the outputs are disabled (OE HIGH), or during a write  
operation (CE LOW, and WE LOW).  
Functional Description  
The CY62148B is a high-performance CMOS static RAM or-  
ganized as 512K words by 8 bits. Easy memory expansion is  
provided by an active LOW Chip Enable (CE), an active LOW  
Output Enable (OE), and three-state drivers. This device has  
The CY62148B is available in a standard 32-pin 450-mil-wide  
body width SOIC, 32-pin TSOP II, and 32-pin Reverse TSOP  
II packages.  
Logic Block Diagram  
Pin  
Configuration  
Top View  
SOIC  
TSOP II  
VCC  
A15  
A18  
A17  
A16  
32  
31  
30  
1
2
3
4
5
6
7
A14  
A12  
A7  
A6  
29  
28  
27  
26  
WE  
A13  
A8  
A5  
A9  
I/O  
25  
24  
23  
22  
21  
A4  
A3  
A2  
0
8
9
10  
11  
12  
13  
A11  
INPUT BUFFER  
OE  
A10  
CE  
I/O7  
I/O6  
I/O5  
I/O4  
I/O3  
I/O  
I/O  
1
2
A
0
A1  
A
1
A0  
I/O0  
A
4
20  
19  
A
5
6
I/O1  
I/O2  
GND  
14  
15  
16  
A
I/O  
I/O  
I/O  
18  
17  
3
4
5
512 x 256 x 8  
ARRAY  
A
7
A
12  
A
14  
Top View  
Reverse  
TSOP II  
A
16  
A
17  
I/O3  
GND  
I/O2  
I/O1  
17  
18  
19  
20  
21  
22  
16  
15  
14  
13  
12  
11  
10  
9
8
7
6
5
I/O  
6
7
I/O4  
I/O5  
POWER  
DOWN  
COLUMN  
DECODER  
CE  
I/O0  
I/O6  
I/O7  
CE  
I/O  
WE  
A0  
A1  
A2  
A3  
A4  
A5  
A6  
A7  
A12  
OE  
23 A10  
24  
OE  
A11  
A9  
A8  
A13  
25  
26  
27  
28  
29  
30  
4
3
2
1
WE  
A18  
A15  
Vcc  
A14  
A16  
A17  
31  
32  
Cypress Semiconductor Corporation  
•
3901 North First Street  
•
San Jose  
•
CA 95134  
•
408-943-2600  
Document #: 38-05039 Rev. *B  
October 8, 2001  
1234567...11

中文翻译

下载PDF

与CY62148BLL-70ZRI相关器件

型号 品牌 获取价格 描述 数据表
CY62148BLL-70ZRIT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 70ns, CMOS, PDSO32, REVERSE, TSOP2-32
CY62148BLL-70ZRIT ROCHESTER

获取价格

 		Standard SRAM, 512KX8, 70ns, CMOS, PDSO32, REVERSE, TSOP2-32
CY62148BN CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BN_09 CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BN_10 CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BNLL CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BNLL-70SC CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BNLL-70SCT CYPRESS

获取价格

 		Standard SRAM, 512KX8, 70ns, CMOS, PDSO32, 0.450 INCH, SOIC-32
CY62148BNLL-70SI CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM
CY62148BNLL-70SXC CYPRESS

获取价格

 		4-Mbit (512K x 8) Static RAM

与CY62148BLL-70ZRI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证