Datasheet > CY2304SXC-1

CY2304SXC-1

更新时间： 2024-11-26 04:37:59

品牌	Logo	应用领域
赛普拉斯 - CYPRESS		/
页数	文件大小	规格书
8页	144K
描述
3.3V Zero Delay Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CY2304SXC-1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	SOIC
包装说明：	SOP, SOP8,.25	针数：	8
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	1.26
系列：	2304	输入调节：	STANDARD
JESD-30 代码：	R-PDSO-G8	JESD-609代码：	e3
长度：	4.889 mm	逻辑集成电路类型：	PLL BASED CLOCK DRIVER
最大I（ol）：	0.008 A	湿度敏感等级：	3
功能数量：	1	反相输出次数：
端子数量：	8	实输出次数：	4
最高工作温度：	70 °C	最低工作温度：
输出特性：	3-STATE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SOP	封装等效代码：	SOP8,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE
峰值回流温度（摄氏度）：	260	电源：	3.3 V
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.5 ns
座面最大高度：	1.727 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3.8985 mm	最小 fmax：	133.3 MHz
Base Number Matches：	1

CY2304SXC-1 数据手册

CY2304

3.3V Zero Delay Buffer

required to be driven into the FBK pin, and can be obtained

from one of the outputs. The input-to-output skew is

guaranteed to be less than 250 ps, and output-to-output skew

is guaranteed to be less than 200 ps.

Features

• Zero input-output propagation delay, adjustable by

capacitive load on FBK input

• Multiple configurations—see “Available Configura-

tions” table

• Multiple low-skew outputs

• 10-MHz to 133-MHz operating range

• 90 ps typical peak cycle-to-cycle jitter at 15pF, 66MHz

• Space-saving 8-pin 150-mil SOIC package

• 3.3V operation

The CY2304 has two banks of two outputs each.

The CY2304 PLL enters a power-down state when there are

no rising edges on the REF input. In this mode, all outputs are

three-stated and the PLL is turned off, resulting in less than

25 µA of current draw.

Multiple CY2304 devices can accept the same input clock and

distribute it in a system. In this case, the skew between the

outputs of two devices is guaranteed to be less than 500 ps.

The CY2304 is available in two different configurations, as

shown in the “Available Configurations” table. The CY2304–1

is the base part, where the output frequencies equal the

reference if there is no counter in the feedback path.

The CY2304–2 allows the user to obtain Ref and 1/2x or 2x

frequencies on each output bank. The exact configuration and

output frequencies depends on which output drives the

feedback pin.

• Industrial temperature available

Functional Description

The CY2304 is a 3.3V zero delay buffer designed to distribute

high-speed clocks in PC, workstation, datacom, telecom, and

other high-performance applications.

The part has an on-chip phase-locked loop (PLL) that locks to

an input clock presented on the REF pin. The PLL feedback is

Pin Configuration

Logic Block Diagram

FBK

8-pin SOIC

Top View

CLKA1

FBK

CLKB2

CLKB1

REF

PLL

REF

CLKA1

CLKA2

GND

CLKA2

Extra Divider (-2)

CLKB1

CLKB2

Available Configurations

Device

FBK from

Bank A Frequency Bank B Frequency

CY2304-1

CY2304-2

Bank A or B

Bank A

Reference

Reference/2

Reference

Bank B

2 × Reference

Cypress Semiconductor Corporation

•

3901 North First Street

•

San Jose, CA 95134

•

408-943-2600

Document #: 38-07247 Rev. *D

Revised January 12, 2005

12 3 4 5 6 7 8

中文翻译

下载PDF

CY2304SXC-1 替代型号

型号	品牌	替代类型	描述	数据表
CY2304SXC-1T	CYPRESS	完全替代	3.3V Zero Delay Buffer
CY2304NZZXI-1	CYPRESS	类似代替	Four Output PCI-X and General Purpose Buffer
CY2304NZZXC-1	CYPRESS	类似代替	Four Output PCI-X and General Purpose Buffer

与CY2304SXC-1相关器件

型号	品牌	获取价格	描述	数据表
CY2304SXC-1T	CYPRESS	获取价格	3.3V Zero Delay Buffer
CY2304SXC-1T	INFINEON	获取价格	3.3V Zero Delay Buffer
CY2304SXC-2	CYPRESS	获取价格	3.3V Zero Delay Buffer
CY2304SXC-2	INFINEON	获取价格	3.3V Zero Delay Buffer
CY2304SXC-2T	CYPRESS	获取价格	3.3V Zero Delay Buffer
CY2304SXC-2T	INFINEON	获取价格	3.3V Zero Delay Buffer
CY2304SXI-1	CYPRESS	获取价格	3.3V Zero Delay Buffer
CY2304SXI-1	INFINEON	获取价格	3.3V Zero Delay Buffer
CY2304SXI-1T	CYPRESS	获取价格	3.3V Zero Delay Buffer
CY2304SXI-1T	INFINEON	获取价格	3.3V Zero Delay Buffer

与CY2304SXC-1相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

45
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

34
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

62
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

59

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2304SXC-1

CY2304SXC-1 技术参数

CY2304SXC-1 数据手册

CY2304SXC-1 替代型号

与CY2304SXC-1相关器件

与CY2304SXC-1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CY2304SXC-1

CY2304SXC-1 技术参数

CY2304SXC-1 数据手册

CY2304SXC-1 替代型号

与CY2304SXC-1相关器件

与CY2304SXC-1相关文章

您还可以找

您在本页遇到什么问题？