CXL5003

更新时间： 2024-02-16 09:13:57

品牌	Logo	应用领域
索尼 - SONY		/
页数	文件大小	规格书
8页	100K
描述
CMOS-CCD 1H Delay Line for PAL

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CXL5003 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	DIP, DIP8,.3	针数：	8
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.84	Is Samacsys：	N
其他特性：	ALSO REQUIRES 9V SUPPLY	商用集成电路类型：	CONSUMER CIRCUIT
JESD-30 代码：	R-PDIP-T8	长度：	9.4 mm
功能数量：	1	端子数量：	8
最高工作温度：	60 °C	最低工作温度：	-10 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	DIP
封装等效代码：	DIP8,.3	封装形状：	RECTANGULAR
封装形式：	IN-LINE	电源：	5,9 V
认证状态：	Not Qualified	座面最大高度：	4.1 mm
子类别：	Other Consumer ICs	最大压摆率：	21 mA
最大供电电压 (Vsup)：	5.25 V	最小供电电压 (Vsup)：	4.75 V
表面贴装：	NO	技术：	CMOS
温度等级：	COMMERCIAL	端子形式：	THROUGH-HOLE
端子节距：	2.54 mm	端子位置：	DUAL
宽度：	7.62 mm	Base Number Matches：	1

CXL5003 数据手册

CXL5003M/P

CMOS-CCD 1H Delay Line for PAL

Description

CXL5003M

8 pin SOP (Plastic)

CXL5003P

8 pin DIP (Plastic)

The CXL5003M/P are general-purpose CMOS-CCD

delay line ICs that provide 1H delay time for PAL.

Features

• Low power consumption 110mW (Typ.)

• Small size package (8-pin SOP, DIP)

• Low differential gain DG = 3% (Typ.)

• Input signal amplitude 180 IRE (= 1.28Vp-p, Max.)

• Low input clock amplitude operation 150mVp-p (Min.)

• Built-in peripheral circuits (clock driver, timing

generator, autobias, and output circuits)

Functions

• 848-bit CCD register

• Clock drivers

• Autobias circuit

• Sync tip clamp circuit

• Sample and hold circuit

Structure

CMOS-CCD

Absolute Maximum Ratings (Ta = 25°C)

• Supply voltage

VDD

VCL

• Supply voltage

• Operating temperature

• Storage temperature

Topr –10 to +60 °C

Tstg –55 to +150 °C

• Allowable power dissipation PD

CXL5003M 350 mW

CXL5003P 480 mW

Recommended Operating Conditions

Supply voltage

VDD

VCL

9 ± 5%

5 ± 5%

Recommended Clock Conditions

• Input clock amplitude

VCLK

fCLK

150mVp-p to 1.0Vp-p

(250mVp-p typ.)

13.300856MHz

• Clock frequency

Sony reserves the right to change products and specifications without prior notice. This information does not convey any license by

any implication or otherwise under any patents or other right. Application circuits shown, if any, are typical examples illustrating the

operation of the devices. Sony cannot assume responsibility for any problems arising out of the use of these circuits.

– 1 –

E51215B79-PS

12 3 4 5 6 7 8

下载PDF

与CXL5003相关器件

型号	品牌	描述	获取价格	数据表
CXL5003M	SONY	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5003M/P	ETC	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5003P	SONY	CMOS-CCD 1H Delay Line for PAL	获取价格
CXL5005M	SONY	CMOS-CCD 1H Delay Line for NTSC with PLL	获取价格
CXL5005M/P	ETC	CMOS-CCD 1H Delay Line for NTSC with PLL	获取价格
CXL5005P	SONY	CMOS-CCD 1H Delay Line for NTSC with PLL	获取价格