5秒后页面跳转
捷配首页

Datasheet > CPC5601DTR
CPC5601DTR PDF预览

CPC5601DTR

更新时间： 2024-11-06 21:16:35
品牌 Logo 应用领域
IXYS 光电二极管接口集成电路
页数 文件大小 规格书
15页 1083K
描述
Interface Circuit, PDSO14, SOIC-16/14

阅读下载

中文翻译

获取价格

CPC5601DTR 技术参数

生命周期：Obsolete包装说明：SOP,
Reach Compliance Code：unknown风险等级：5.83
接口集成电路类型：INTERFACE CIRCUITJESD-30 代码：R-PDSO-G14
长度：10.16 mm功能数量：1
端子数量：14最高工作温度：85 °C
最低工作温度：封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE座面最大高度：2.108 mm
最大供电电压：5.5 V最小供电电压：2.5 V
标称供电电压：3.5 V表面贴装：YES
温度等级：OTHER端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
宽度：7.493 mmBase Number Matches：1

CPC5601DTR 数据手册

 浏览型号CPC5601DTR的Datasheet PDF文件第2页浏览型号CPC5601DTR的Datasheet PDF文件第3页浏览型号CPC5601DTR的Datasheet PDF文件第4页浏览型号CPC5601DTR的Datasheet PDF文件第5页浏览型号CPC5601DTR的Datasheet PDF文件第6页浏览型号CPC5601DTR的Datasheet PDF文件第7页 
CPC5601 LITELINK™ Family  
Auxiliary Programmable Driver IC  
INTEGRATED  
C
IRCUITS  
D
IVISION  
Features  
Description  
• Meets PC Card (PCMCIA) height requirements  
• Zero standby current  
The CPC5601 is a serially-programmed driver IC for  
use with IXYS Integrated Circuits Division’s LITELINK  
Silicon Data Access Arrangement (DAA) ICs. The  
CPC5601 allows host-equipment control of DAA char-  
acteristics for worldwide DAA implementations, avoid-  
ing multiple implementations with discrete component  
changes or “stuff” options. The small, low-profile pack-  
age makes the CPC5601 ideal for 56K PC Card  
(PCMCIA) modems, PC motherboards, and soft-  
modems.  
• PCB real estate and cost savings  
• Can be used with LITELINK II and LITELINK III parts  
Compliance  
• TIA/EIA/IS-968 (FCC part 68)  
• UL1950  
• UL60950  
• EN/IEC 60950-1 compliant  
• EN55022B  
• CISPR22B  
• EN55024  
The CPC5601 uses opto-electronics to maintain the  
isolation barrier required in the data access arrange-  
ment for connection of host devices to the public  
switched telephone network (PSTN).  
• TBR-21  
The one-bit serial input of the CPC5601 recovers  
clocking information from the input signal to set bits in  
the shift register. The shift register outputs connect to  
open-drain FET latches that are used to switch in dif-  
ferent external components to set V/I slope, DC termi-  
nation current limit, gain, and AC termination value in  
LITELINK DAA implementations.The CPC5601 does  
not need a clock signal for shift register operation, but  
relies on internal timing instead.  
Ordering Information  
Part Number Description  
16-pin, 14-lead SOIC, 0.300” wide package,  
CPC5601D  
50/Tube  
16-pin, 14-lead SOIC, 0.300” wide package,  
CPC5601DTR  
1000/Reel  
The CPC5601 also includes an opto-coupler for ring  
detection applications where the AC coupled ring  
detector of the LITELINK DAA is not used.  
Figure 1. CPC5601 Block Diagram  
Pb  
e3  
DS-CPC5601-R04  
www.ixysic.com  
1
1234567...15

中文翻译

下载PDF

与CPC5601DTR相关器件

型号 品牌 获取价格 描述 数据表
CPC5602 CLARE

获取价格

 		N Channel Depletion Mode FET
CPC5602 LITTELFUSE

获取价格

 		我们的N沟道耗尽型场效应晶体管（FET）采用专有的第三代垂直DMOS工艺。 第三代工艺在经
CPC5602_12 CLARE

获取价格

 		N-Channel Depletion Mode FET
CPC5602C CLARE

获取价格

 		N Channel Depletion Mode FET
CPC5602CTR CLARE

获取价格

 		N Channel Depletion Mode FET
CPC5603 CLARE

获取价格

 		N Channel Depletion Mode FET
CPC5603 LITTELFUSE

获取价格

 		我们的N沟道耗尽型场效应晶体管（FET）采用专有的第三代垂直DMOS工艺。 第三代工艺在经
CPC5603_12 CLARE

获取价格

 		N-Channel Depletion Mode FET
CPC5603C CLARE

获取价格

 		N Channel Depletion Mode FET
CPC5603CTR CLARE

获取价格

 		N Channel Depletion Mode FET

与CPC5601DTR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证