Datasheet > 逻辑 > 总线驱动器/收发器> CLVC373AQPWRG4Q1

CLVC373AQPWRG4Q1

更新时间： 2024-11-17 12:50:43

品牌	Logo	应用领域
德州仪器 - TI		总线驱动器总线收发器锁存器逻辑集成电路光电二极管输出元件
页数	文件大小	规格书
11页	224K
描述
OCTAL TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CLVC373AQPWRG4Q1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP-20	针数：	20
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	35 weeks	风险等级：	5.28
Is Samacsys：	N	控制类型：	ENABLE LOW/HIGH
系列：	LVC/LCX/Z	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	6.5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	BUS DRIVER
最大I（ol）：	0.024 A	湿度敏感等级：	1
位数：	8	功能数量：	1
端口数量：	2	端子数量：	20
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出特性：	3-STATE	输出极性：	TRUE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TR
峰值回流温度（摄氏度）：	260	电源：	3.3 V
最大电源电流（ICC）：	0.01 mA	Prop。Delay @ Nom-Sup：	7.5 ns
传播延迟（tpd）：	9.5 ns	认证状态：	Not Qualified
筛选级别：	AEC-Q100	座面最大高度：	1.2 mm
子类别：	FF/Latches	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	2.7 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
翻译：	N/A	宽度：	4.4 mm
Base Number Matches：	1

CLVC373AQPWRG4Q1 数据手册

SN74LVC373A-Q1

OCTAL TRANSPARENT D-TYPE LATCH

WITH 3-STATE OUTPUTS

www.ti.com

SCAS710B–SEPTEMBER 2003–REVISED FEBRUARY 2008

FEATURES

•

Qualified for Automotive Applications

DW OR PW PACKAGE

(TOP VIEW)

•

ESD Protection Exceeds 2000 V Per

MIL-STD-883, Method 3015; Exceeds 200 V

Using Machine Model (C = 200 pF, R = 0)

V_CC

19 8Q

18 8D

17 7D

16 7Q

•

Operates From 2 V to 3.6 V

Inputs Accept Voltages to 5.5 V

Max t_pdof 7.5 ns at 3.3 V

Typical V_OLP(Output Ground Bounce) < 0.8 V

at V_CC= 3.3 V, T_A= 25°C

•

Typical V_OHV(Output V_OHUndershoot) > 2 V

at V_CC= 3.3 V, T_A= 25°C

GND

Supports Mixed-Mode Signal Operation on All

Ports (5-V Input/Output Voltage With 3.3-V V_CC

)

I_offSupports Partial-Power-Down Mode

Operation

DESCRIPTION/ORDERING INFORMATION

The SN74LVC373A octal transparent D-type latch is designed for 2.7-V to 3.6-V V_CCoperation.

While the latch-enable (LE) input is high, the Q outputs follow the data (D) inputs. When LE is taken low, the Q

outputs are latched at the logic levels set up at the D inputs.

A buffered output-enable (OE) input can be used to place the eight outputs in either a normal logic state (high or

low logic levels) or the high-impedance state. In the high-impedance state, the outputs neither load nor drive the

bus lines significantly. The high-impedance state and increased drive provide the capability to drive bus lines

without interface or pullup components.

OE does not affect the internal operations of the latches. Old data can be retained or new data can be entered

while the outputs are in the high-impedance state.

This device is fully specified for partial-power-down applications using I_off. The I_offcircuitry disables the outputs,

preventing damaging current backflow through the device when it is powered down.

To ensure the high-impedance state during power up or power down, OE should be tied to V_CCthrough a pullup

resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in

a mixed 3.3-V/5-V system environment.

ORDERING INFORMATION⁽¹⁾

T_A

PACKAGE⁽²⁾

Reel of 2000

ORDERABLE PART NUMBER

SN74LVC373AQDWRQ1

TOP-SIDE MARKING

L373AQ1

SOIC – DW

–40°C to 125°C

TSSOP – PW

SN74LVC373AQPWRQ1

(1) For the most current package and ordering information, see the Package Option Addendum at the end of this document, or see the TI

web site at www.ti.com.

(2) Package drawings, thermal data, and symbolization are available at www.ti.com/packaging.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

PRODUCTION DATA information is current as of publication date.

Products conform to specifications per the terms of the Texas

Instruments standard warranty. Production processing does not

necessarily include testing of all parameters.

12 3 4 5 6 7...11

中文翻译

下载PDF

CLVC373AQPWRG4Q1 替代型号

型号	品牌	替代类型	描述	数据表
V62/04662-01YE	TI	完全替代	OCTAL TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
SN74LVC373AQPWREP	TI	类似代替	OCTAL TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS
SN74LVC373AQPWRQ1	TI	类似代替	OCTAL TRANSPARENT D-TYPE LATCH WITH 3-STATE OUTPUTS

与CLVC373AQPWRG4Q1相关器件

型号	品牌	获取价格	描述	数据表
CLVC374AQDWRG4Q1	TI	获取价格	OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
CLVC374AQPWRG4Q1	TI	获取价格	OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS
CLVC3G07QDCURG4Q1	TI	获取价格	TRIPLE BUFFER/DRIVER WITH OPEN-DRAIN OUTPUTS
CLVC540AQDWRG4Q1	TI	获取价格	具有三态输出的汽车类 8 通道、2V 至 3.6V 反相器 \| DW \| 20 \| -40
CLVC540AQPWRG4Q1	TI	获取价格	具有三态输出的汽车类 8 通道、2V 至 3.6V 反相器 \| PW \| 20 \| -40
CLVC541AQDWRG4Q1	TI	获取价格	OCTAL BUFFER/DRIVER WITH 3-STATE OUTPUTS
CLVC541AQPWRG4Q1	TI	获取价格	OCTAL BUFFER/DRIVER WITH 3-STATE OUTPUTS
CLVC573AQDWRG4Q1	TI	获取价格	汽车类具有三态输出的八路透明 D 类锁存器 \| DW \| 20 \| -40 to 125
CLVC573AQPWRG4Q1	TI	获取价格	汽车类具有三态输出的八路透明 D 类锁存器 \| PW \| 20 \| -40 to 125
CLVC574AQDWRG4Q1	TI	获取价格	OCTAL EDGE-TRIGGERED D-TYPE FLIP-FLOP WITH 3-STATE OUTPUTS

与CLVC373AQPWRG4Q1相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

17
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

12
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

42
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

36

产品中心

服务支持

精选活动

关于我们

帮助中心

CLVC373AQPWRG4Q1

CLVC373AQPWRG4Q1 技术参数

CLVC373AQPWRG4Q1 数据手册

CLVC373AQPWRG4Q1 替代型号

与CLVC373AQPWRG4Q1相关器件

与CLVC373AQPWRG4Q1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CLVC373AQPWRG4Q1

CLVC373AQPWRG4Q1 技术参数

CLVC373AQPWRG4Q1 数据手册

CLVC373AQPWRG4Q1 替代型号

与CLVC373AQPWRG4Q1相关器件

与CLVC373AQPWRG4Q1相关文章

您还可以找

您在本页遇到什么问题？