Datasheet > 信号电路 > 锁相环或频率合成电路> CS2000CP-CZZ

CS2000CP-CZZ

更新时间： 2024-01-05 13:02:21

品牌	Logo	应用领域
凌云 - CIRRUS		时钟
页数	文件大小	规格书
36页	292K
描述
Fractional-N Clock Synthesizer & Clock Multiplier

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CS2000CP-CZZ 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP, TSSOP10,.19,20	Reach Compliance Code：	compliant
风险等级：	5.7	模拟集成电路 - 其他类型：	PHASE LOCKED LOOP
JESD-30 代码：	S-PDSO-G10	长度：	3 mm
功能数量：	1	端子数量：	10
最高工作温度：	105 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP10,.19,20	封装形状：	SQUARE
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	NOT SPECIFIED
座面最大高度：	1.1 mm	最大供电电流 (Isup)：	18 mA
最大供电电压 (Vsup)：	3.5 V	最小供电电压 (Vsup)：	3.1 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	HYBRID	温度等级：	AUTOMOTIVE
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	3 mm	Base Number Matches：	1

CS2000CP-CZZ 数据手册

CS2000-CP

Fractional-N Clock Synthesizer & Clock Multiplier

Features

General Description

 Delta-Sigma Fractional-N Frequency Synthesis

The CS2000-CP is an extremely versatile system

clocking device that utilizes a programmable phase

lock loop. The CS2000-CP is based on a hybrid ana-

log-digital PLL architecture comprised of a unique

combination of a Delta-Sigma Fractional-N Frequency

Synthesizer and a Digital PLL. This architecture allows

for both frequency synthesis/clock generation from a

stable reference clock as well as generation of a low-

jitter clock relative to an external noisy synchronization

clock. The design is also unique in that it can generate

low-jitter clocks relative to noisy external synchroniza-

tion clocks at frequencies as low as 50 Hz. The

CS2000-CP supports both I²C and SPI for full software

control.

–

Generates a Low Jitter 6 - 75 MHz Clock

from an 8 - 75 MHz Reference Clock

 Clock Multiplier / Jitter Reduction

–

Generates a Low Jitter 6 - 75 MHz Clock

from a Jittery or Intermittent 50 Hz to

30 MHz Clock Source

 Highly Accurate PLL Multiplication Factor

–

Maximum Error Less Than 1 PPM in High-

Resolution Mode

 I²C™ / SPI™ Control Port

 Configurable Auxiliary Output

 Flexible Sourcing of Reference Clock

–

External Oscillator or Clock Source

Supports Inexpensive Local Crystal

The CS2000-CP is available in a 10-pin MSOP pack-

age in Commercial (-10°C to +70°C) grade. Customer

development kits are also available for device evalua-

tion. Please see “Ordering Information” on page 36 for

complete details.

 Minimal Board Space Required

–

No External Analog Loop-filter

Components

3.3 V

Timing Reference

Frequency Reference

PLL Output

I²C/SPI

Software Control

I²C / SPI

Auxiliary

Output

Lock Indicator

8 MHz to 75 MHz

Low-Jitter Timing

Reference

Fractional-N

Frequency Synthesizer

6 to 75 MHz

PLL Output

Output to Input

Clock Ratio

50 Hz to 30 MHz

Frequency

Digital PLL & Fractional

N Logic

Reference

Output to Input

Clock Ratio

AUG '09

DS761F1

http://www.cirrus.com

12 3 4 5 6 7...36

下载PDF

与CS2000CP-CZZ相关器件

型号	品牌	描述	获取价格	数据表
CS2000-CP-CZZR	CIRRUS	Fractional-N Clock Synthesizer & Clock Multiplier	获取价格
CS2000CP-CZZR	CIRRUS	Fractional-N Clock Synthesizer & Clock Multiplier	获取价格
CS2000-CP-DZZ	CIRRUS	PHASE LOCKED LOOP, 75MHz, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10	获取价格
CS2000CP-DZZ	CIRRUS	Phase Locked Loop, Hybrid, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10	获取价格
CS2000-CP-DZZR	CIRRUS	PHASE LOCKED LOOP, 75MHz, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10	获取价格
CS2000CP-DZZR	CIRRUS	Phase Locked Loop, Hybrid, PDSO10, 3 MM, LEAD FREE, MO-187, MSOP-10	获取价格

与CS2000CP-CZZ相关文章

MAX487芯片引脚图及功能、应用领域详解
2024-04-17

10
IR2110驱动芯片引脚图及功能、电路图详解
2024-04-17

9
74LS74是什么芯片 74LS74引脚图及功能表
2024-04-16

12
CD4511芯片引脚图及功能、电路图解析
2024-04-15

20

产品中心

服务支持

精选活动

关于我们

帮助中心

CS2000CP-CZZ

CS2000CP-CZZ 技术参数

CS2000CP-CZZ 数据手册

与CS2000CP-CZZ相关器件

与CS2000CP-CZZ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CS2000CP-CZZ

CS2000CP-CZZ 技术参数

CS2000CP-CZZ 数据手册

与CS2000CP-CZZ相关器件

与CS2000CP-CZZ相关文章

您还可以找

您在本页遇到什么问题？