5秒后页面跳转
捷配首页

Datasheet > 微控制器和处理器 > 时钟发生器> CDCD5704PWRG4
CDCD5704PWRG4 PDF预览

CDCD5704PWRG4

更新时间： 2024-11-20 04:11:43
品牌 Logo 应用领域
德州仪器 - TI 晶体时钟发生器微控制器和处理器外围集成电路光电二极管
页数 文件大小 规格书
17页 307K
描述
Rambus TM XDR TM CLOCK GENERATOR

阅读下载

中文翻译

获取价格

CDCD5704PWRG4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Active零件包装代码：SSOP
包装说明：TSSOP-28针数：28
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01Factory Lead Time：6 weeks
风险等级：5.2Is Samacsys：N
JESD-30 代码：R-PDSO-G28JESD-609代码：e4
长度：9.7 mm湿度敏感等级：1
端子数量：28最高工作温度：70 °C
最低工作温度：最大输出时钟频率：800 MHz
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP28,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
电源：2.5 V主时钟/晶体标称频率：133 MHz
认证状态：Not Qualified座面最大高度：1.2 mm
子类别：Clock Generators最大压摆率：115 mA
最大供电电压：2.625 V最小供电电压：2.375 V
标称供电电压：2.5 V表面贴装：YES
技术：CMOS温度等级：COMMERCIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.65 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED宽度：4.4 mm
uPs/uCs/外围集成电路类型：CLOCK GENERATOR, OTHERBase Number Matches：1

CDCD5704PWRG4 数据手册

 浏览型号CDCD5704PWRG4的Datasheet PDF文件第2页浏览型号CDCD5704PWRG4的Datasheet PDF文件第3页浏览型号CDCD5704PWRG4的Datasheet PDF文件第4页浏览型号CDCD5704PWRG4的Datasheet PDF文件第5页浏览型号CDCD5704PWRG4的Datasheet PDF文件第6页浏览型号CDCD5704PWRG4的Datasheet PDF文件第7页 
CDCD5704  
www.ti.com  
SCAS823–DECEMBER 2006  
Rambus™ XDR™ CLOCK GENERATOR  
FEATURES  
PW PACKAGE  
(TOP VIEW)  
•
High-Speed Clock Support: 300-MHz–667-MHz  
Clock Source for XDR Memory Subsystems  
and Redwood Logic Interface  
1
VDDP  
VSSP  
ISET  
28  
27  
26  
25  
24  
23  
22  
21  
20  
19  
18  
17  
16  
15  
VDD  
2
CLK0  
CLK0B  
VSS  
•
•
Quad (Open-Drain) Differential Output Drivers  
3
Spread-Spectrum Compatible Clock Input Can  
Be Distributed to Minimize EMI  
4
VSS  
REFCLK  
REFCLKB  
VDDC  
VSSC  
SCL  
5
CLK1  
CLK1B  
6
•
•
Differential or Single-Ended Reference Clock  
Input of 100 MHz or 133 MHz  
7
VDD  
8
VSS  
Serial Interface Features: Programmable  
Frequency Multiplier, Select Any One to Four  
Outputs and Mode of Operation  
9
CLK2  
CLK2B  
SDA  
10  
11  
12  
13  
14  
EN  
VSS  
•
•
•
Supports Frequency Multiplication Factors of:  
×3, ×4, ×5, ×6, ×8, ×9/2, ×15/2, ×15/4  
ID0  
CLK3  
CLK3B  
VDD  
ID1  
BYPASS  
All PLL Loop Filter Components Are  
Integrated  
P0043-01  
Low |Cycle-to-Cycle| of 1–6 Cycle Jitter:  
–
–
40 ps: 300–635 MHz  
30 ps: 636–667 MHz  
•
PLLs Are Powered Down if No Valid REF  
Clock (<10 MHz) Is Detected or VDD Is Below  
1.6 V  
•
•
•
Operates From Single 2.5-V Supply (±0.125 V)  
Packaged in TSSOP-28  
Commercial Temperature Range 0°C to 70°C  
APPLICATIONS  
•
XDR Memory Subsystem and Redwood Logic  
Interface  
DESCRIPTION  
The CDCD5704 clock generator provides the necessary clock signals to support an XDR memory subsystem  
and Redwood logic interface using a reference clock input with or without spread-spectrum modulation.  
Contained in a 28-pin TSSOP package that includes four differential clock outputs, the CDCD5704 provides an  
off-the-shelf solution for a broad range of high-performance interface applications.  
The block diagram shows the major components of the CDCD5704, which include a phase-locked loop, a  
bypass multiplexer, and four differential output buffers (CLK0 to CLK3). All four outputs can be disabled by a  
logical low at the input of the EN pin. An output is enabled when EN is high and a value of 1 is in its serial  
interface register (RegA–RegD).  
The PLL receives a reference clock input signal, REFCLK, and outputs a clock signal at a frequency equal to the  
input frequency times the multiplication factor. The PLL output clock signal is fed to the differential output buffers  
to drive the enabled clocks. Disabled outputs are set to high impedance.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas  
Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Rambus, XDR are trademarks of Rambus Inc.  
All other trademarks are the property of their respective owners.  
PRODUCTION DATA information is current as of publication date.  
Copyright © 2006, Texas Instruments Incorporated  
Products conform to specifications per the terms of the Texas  
Instruments standard warranty. Production processing does not  
necessarily include testing of all parameters.  
1234567...17

中文翻译

下载PDF

CDCD5704PWRG4 替代型号

型号 品牌 替代类型 描述 数据表
CDCD5704PWR TI

完全替代

 Rambus TM XDR TM CLOCK GENERATOR
CDCD5704PWG4 TI

完全替代

 Rambus TM XDR TM CLOCK GENERATOR
CDCD5704PW TI

完全替代

 Rambus TM XDR TM CLOCK GENERATOR

与CDCD5704PWRG4相关器件

型号 品牌 获取价格 描述 数据表
CDCDB2000 TI

获取价格

 		符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20
CDCDB2000NPPR TI

获取价格

 		符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20
CDCDB2000NPPT TI

获取价格

 		符合 DB2000QL 标准、适用于第 1 代到第 5 代 PCIe® 的 20
CDCDB400 TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代的 4 路输出时钟缓冲器
CDCDB400RHBR TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代的 4 路输出时钟缓冲器 | RHB | 32
CDCDB400RHBT TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代的 4 路输出时钟缓冲器 | RHB | 32
CDCDB800 TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代 8 路输出时钟缓冲器
CDCDB800RSLR TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代 8 路输出时钟缓冲器 | RSL |
CDCDB800RSLT TI

获取价格

 		适用于 PCIe® 第 1 代到第 5 代 8 路输出时钟缓冲器 | RSL |
CDCDB803 TI

获取价格

 		用于 PCIe® 第 1 代至第 5 代的 8 输出时钟缓冲器，具有可选的 SMBus 地

与CDCD5704PWRG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证