CD74HCT75E

更新时间： 2024-01-19 07:15:27

品牌	Logo	应用领域
德州仪器 - TI		触发器锁存器
页数	文件大小	规格书
19页	430K
描述
Dual 2-Bit Bistable Transparent Latch

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CD74HCT75E 技术参数

生命周期：	Obsolete	零件包装代码：	TSSOP
包装说明：	PLASTIC, TSSOP-16	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.7	Is Samacsys：	N
系列：	HCT	JESD-30 代码：	R-PDSO-G16
长度：	5 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	D LATCH	最大I（ol）：	0.004 A
位数：	2	功能数量：	2
端子数量：	16	最高工作温度：	125 °C
最低工作温度：	-55 °C	输出极性：	COMPLEMENTARY
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP16,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	包装方法：	TAPE AND REEL
电源：	5 V	Prop。Delay @ Nom-Sup：	42 ns
传播延迟（tpd）：	42 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	触发器类型：	HIGH LEVEL
宽度：	4.4 mm	Base Number Matches：	1

CD74HCT75E 数据手册

CD54HC75, CD74HC75,

CD54HCT75, CD74HCT75

Data sheet acquired from Harris Semiconductor

SCHS135F

Dual 2-Bit Bistable

Transparent Latch

March 1998 - Revised October 2003

Features

Description

• True and Complementary Outputs

• Buffered Inputs and Outputs

The ’HC75 and ’HCT75 are dual 2-bit bistable transparent

latches. Each one of the 2-bit latches is controlled by

separate Enable inputs (1E and 2E) which are active LOW.

When the Enable input is HIGH data enters the latch and

appears at the Q output. When the Enable input (1E and 2E)

is LOW the output is not affected.

[ /Title

(CD74

HC75,

CD74

HCT75

)

/Sub-

ject

(Dual

2-Bit

Bistabl

• Fanout (Over Temperature Range)

- Standard Outputs. . . . . . . . . . . . . . . 10 LSTTL Loads

- Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads

Ordering Information

• Wide Operating Temperature Range . . . -55 C to 125 C

• Balanced Propagation Delay and Transition Times

TEMP. RANGE

PART NUMBER

CD54HC75F3A

CD54HCT75F3A

CD74HC75E

( C)

PACKAGE

16 Ld CERDIP

16 Ld PDIP

• Signiﬁcant Power Reduction Compared to LSTTL

Logic ICs

-55 to 125

• HC Types

- 2V to 6V Operation

- High Noise Immunity: N = 30%, N = 30% of V

IL IH CC

CD74HC75M

16 Ld SOIC

16 Ld SOP

at V

= 5V

CD74HC75MT

CD74HC75M96

CD74HC75NSR

CD74HC75PW

CD74HC75PWR

CD74HCT75E

CD74HCT75M

CD74HCT75PWT

• HCT Types

- 4.5V to 5.5V Operation

- Direct LSTTL Input Logic Compatibility,

V = 0.8V (Max), V = 2V (Min)

IL IH

16 Ld TSSOP

16 Ld PDIP

- CMOS Input Compatibility, I ≤ 1µA at V , V

OL OH

16 Ld SOIC

16 Ld TSSOP

NOTE: When ordering, use the entire part number. The sufﬁxes 96

and R denote tape and reel. The sufﬁx T denotes a small-quantity

reel of 250.

Pinout

CD54HC75, CD54HCT75 (CERDIP)

CD74HC75 (PDIP, SOIC, SOP, TSSOP)

CD74HCT75 (PDIP, SOIC, TSSOP)

TOP VIEW

1Q0

1D0

1D1

16 1Q0

15 1Q1

14 1Q1

13 1E

12 GND

11 2Q0

10 2Q0

2D0

2D1

2Q1

CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.

12 3 4 5 6 7...19

下载PDF

与CD74HCT75E相关器件

型号	品牌	描述	获取价格	数据表
CD74HCT75EE4	TI	Dual 2-Bit Bistable Transparent Latch	获取价格
CD74HCT75EN	ETC	Logic IC	获取价格
CD74HCT75EX	RENESAS	HCT SERIES, DUAL HIGH LEVEL TRIGGERED D LATCH, COMPLEMENTARY OUTPUT, PDIP16	获取价格
CD74HCT75F	ETC	Logic IC	获取价格
CD74HCT75H	ETC	2-Bit D-Type Latch	获取价格
CD74HCT75M	TI	Dual 2-Bit Bistable Transparent Latch	获取价格

与CD74HCT75E相关文章

MAX6675资料手册参数详解、引脚配置说明
2024-05-13

6
LM258引脚图及功能介绍、主要参数分析
2024-05-13

4
CD4052资料手册参数详解、引脚配置说明
2024-05-13

6
一文带你了解TPS5430资料手册分析：参数介绍、引脚配置说明
2024-05-13

6

产品中心

服务支持

精选活动

关于我们

帮助中心

CD74HCT75E

CD74HCT75E 技术参数

CD74HCT75E 数据手册

与CD74HCT75E相关器件

与CD74HCT75E相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CD74HCT75E

CD74HCT75E 技术参数

CD74HCT75E 数据手册

与CD74HCT75E相关器件

与CD74HCT75E相关文章

您还可以找

您在本页遇到什么问题？