Datasheet > 逻辑 > 栅极> CD74HC10

CD74HC10

更新时间： 2024-01-26 08:18:50

品牌	Logo	应用领域
德州仪器 - TI		栅
页数	文件大小	规格书
6页	43K
描述
High Speed CMOS Logic Triple 3-Input NAND Gate

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

CD74HC10 技术参数

是否无铅：	含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP14,.25	针数：	14
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	1 week	风险等级：	5.11
Is Samacsys：	N	系列：	HC/UH
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
长度：	8.65 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	NAND GATE	最大I（ol）：	0.004 A
湿度敏感等级：	1	功能数量：	3
输入次数：	3	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-55 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP14,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	包装方法：	TAPE AND REEL
峰值回流温度（摄氏度）：	260	电源：	2/6 V
Prop。Delay @ Nom-Sup：	30 ns	传播延迟（tpd）：	150 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.75 mm	子类别：	Gates
最大供电电压 (Vsup)：	6 V	最小供电电压 (Vsup)：	2 V
标称供电电压 (Vsup)：	4.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)	端子形式：	GULL WING
端子节距：	1.27 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	3.9 mm
Base Number Matches：	1

CD74HC10 数据手册

CD74HC10,

CD74HCT10

Data sheet acquired from Harris Semiconductor

SCHS128

High Speed CMOS Logic

Triple 3-Input NAND Gate

August 1997

at V

= 5V

Features

[ /Title

(CD74

HC10,

CD74

HCT10

)

• HCT Types

• Buffered Inputs

- 4.5V to 5.5V Operation

• Typical Propagation Delay: 8ns at V

= 5V,

- Direct LSTTL Input Logic Compatibility,

C = 15pF, T = 25 C

V = 0.8V (Max), V = 2V (Min)

IL IH

• Fanout (Over Temperature Range)

- CMOS Input Compatibility, I ≤ 1µA at V , V

OL OH

- Standard Outputs. . . . . . . . . . . . . . . 10 LSTTL Loads

- Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads

• Related Literature

/Sub-

ject

- CD54HC10F3A and CD54HCT10F3A Military

Data Sheet, Document Number 3758

• Wide Operating Temperature Range . . . -55 C to 125 C

• Balanced Propagation Delay and Transition Times

(High

Speed

CMOS

Logic

Triple

3-Input

NAND

Gate)

/Autho

r ()

Description

• Signiﬁcant Power Reduction Compared to LSTTL

Logic ICs

The Harris CD74HC10, CD74HCT10, logic gates utilize

silicon gate CMOS technology to achieve operating speeds

similar to LSTTL gates with the low power consumption of

standard CMOS integrated circuits. All devices have the

ability to drive 10 LSTTL loads. The 74HCT logic family is

• HC Types

- 2V to 6V Operation

- High Noise Immunity: N = 30%, N = 30% of V

IL IH CC

Pinout

CD74HC10, CD74HCT10

(PDIP, SOIC)

/Key-

words

(High

Speed

CMOS

Logic

Triple

3-Input

NAND

Gate,

TOP VIEW

14 V

13 1C

12 1Y

11 3C

10 3B

GND

High

Speed

CMOS

Logic

Triple

3-Input

NAND

Gate,

Harris

Semi-

CAUTION: These devices are sensitive to electrostatic discharge. Users should follow proper IC Handling Procedures.

File Number 1551.1

12 3 4 5 6

中文翻译

下载PDF

CD74HC10 替代型号

型号	品牌	替代类型	描述	数据表
CD54HC10	TI	功能相似	High-Speed CMOS Logic Triple 3-Input NAND Gate

与CD74HC10相关器件

型号	品牌	获取价格	描述	数据表
CD74HC107	TI	获取价格	Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HC107E	TI	获取价格	Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HC107EE4	TI	获取价格	Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HC107EN	ETC	获取价格	Logic IC
CD74HC107EX	RENESAS	获取价格	IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,14PIN,PLASTIC
CD74HC107EX	ROCHESTER	获取价格	HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14
CD74HC107F	ETC	获取价格	Logic IC
CD74HC107H	ETC	获取价格	J-K-Type Flip-Flop
CD74HC107M	TI	获取价格	Dual J-K Flip-Flop with Reset Negative-Edge Trigger
CD74HC107M96	TI	获取价格	Dual J-K Flip-Flop with Reset Negative-Edge Trigger

与CD74HC10相关文章

BSS138LT3G：一款高效能N沟道MOSFET的全面解析
2024-07-04

8
解读EGP10B二极管资料手册：产品特性、参数分析
2024-07-04

8
RT9164AGG手册资料详解：引脚信息、设计指南
2024-07-04

10
2SA1037KPT资料详解：产品特性、电气参数、设计指南
2024-07-04

11

产品中心

服务支持

精选活动

关于我们

帮助中心

CD74HC10

CD74HC10 技术参数

CD74HC10 数据手册

CD74HC10 替代型号

与CD74HC10相关器件

与CD74HC10相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CD74HC10

CD74HC10 技术参数

CD74HC10 数据手册

CD74HC10 替代型号

与CD74HC10相关器件

与CD74HC10相关文章

您还可以找

您在本页遇到什么问题？