5秒后页面跳转
| 生命周期： | Obsolete | 包装说明： | , |
| Reach Compliance Code： | unknown | 风险等级： | 5.69 |
| 系列： | AC | JESD-30 代码： | R-PDSO-G14 |
| 负载电容（CL）： | 50 pF | 逻辑集成电路类型： | NAND GATE |
| 功能数量： | 3 | 输入次数： | 3 |
| 端子数量： | 14 | 最高工作温度： | 125 °C |
| 最低工作温度： | -55 °C | 封装主体材料： | PLASTIC/EPOXY |
| 封装形状： | RECTANGULAR | 封装形式： | SMALL OUTLINE |
| 传播延迟（tpd）： | 12.2 ns | 认证状态： | Not Qualified |
| 最大供电电压 (Vsup)： | 5.5 V | 最小供电电压 (Vsup)： | 1.5 V |
| 标称供电电压 (Vsup)： | 5 V | 表面贴装： | YES |
| 技术： | CMOS | 温度等级： | MILITARY |
| 端子形式： | GULL WING | 端子位置： | DUAL |
| Base Number Matches： | 1 |
| 型号 | 品牌 | 描述 | 获取价格 | 数据表 |
| CD74AC112 | TI | DUAL J-K FLIP-FLOP WITH SET RESET |
获取价格 |
|
| CD74AC112E | TI | DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET |
获取价格 |
|
| CD74AC112E | ROCHESTER | AC SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16, PLAST |
获取价格 |
|
| CD74AC112EE4 | TI | DUAL J-K NEGATIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET |
获取价格 |
|
| CD74AC112EN | ETC | Logic IC |
获取价格 |
|
| CD74AC112EX | RENESAS | J-K Flip-Flop, AC Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, CM |
获取价格 |
|
深入解析CS8416引脚说明、参数、技术特点
TPA3116D2功放芯片参数详解、引脚说明
移位寄存器74HC165引脚说明、驱动程序示例解读
深入解析AD9833：DDS频率合成器的卓越性能与广泛应用
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
