5秒后页面跳转
| 生命周期： | Obsolete | 包装说明： | , DIE OR CHIP |
| Reach Compliance Code： | unknown | 风险等级： | 5.78 |
| Is Samacsys： | N | 负载电容（CL）： | 50 pF |
| 逻辑集成电路类型： | XNOR GATE | 最大I（ol）： | 0.004 A |
| 最高工作温度： | 125 °C | 最低工作温度： | -55 °C |
| 封装等效代码： | DIE OR CHIP | 电源： | 2/6 V |
| Prop。Delay @ Nom-Sup： | 35 ns | 认证状态： | Not Qualified |
| 施密特触发器： | NO | 子类别： | Gates |
| 技术： | CMOS | 温度等级： | MILITARY |
| Base Number Matches： | 1 |
| 型号 | 品牌 | 获取价格 | 描述 | 数据表 |
| CD54HC7266M | ETC |
获取价格 |
Logic IC |
|
| CD54HC73 | TI |
获取价格 |
Dual J-K Flip-Flop with Reset Negative-Edge Trigger |
|
| CD54HC73_07 | TI |
获取价格 |
Dual J-K Flip-Flop with Reset Negative-Edge Trigger |
|
| CD54HC73_08 | TI |
获取价格 |
Dual J-K Flip-Flop with Reset Negative-Edge Trigger |
|
| CD54HC73_V01 | TI |
获取价格 |
Dual J-K Flip-Flop with Reset Negative-Edge Trigger |
|
| CD54HC73E | ETC |
获取价格 |
Logic IC |
|
| CD54HC73EN | ETC |
获取价格 |
Logic IC |
|
| CD54HC73F | RENESAS |
获取价格 |
IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,14PIN,CERAMIC |
|
| CD54HC73F | ROCHESTER |
获取价格 |
HC/UH SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14 |
|
| CD54HC73F | TI |
获取价格 |
Dual J-K Flip-Flop with Reset Negative-Edge Trigger |
|
解析光耦仿真器：升级光耦合器技术的必要性
英伟达新一代Blackwell GPU过热问题致交付延迟
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
工作时间：9:00-21:00
CEO邮箱：ceo@jiepei.com
投诉邮箱：tousu@jiepei.com
微信公众号
抖音公众号
浙公网安备 33010502006866号 浙ICP备10014259号-119
营业执照ICP证
技术参数
数据手册
如果您发现信息不准确，
