生命周期: | Active | 零件包装代码: | DIP |
包装说明: | DIP, DIP14,.3 | 针数: | 14 |
Reach Compliance Code: | not_compliant | ECCN代码: | EAR99 |
HTS代码: | 8542.39.00.01 | Factory Lead Time: | 6 weeks |
风险等级: | 5.22 | 系列: | ACT |
JESD-30 代码: | R-GDIP-T14 | 长度: | 19.56 mm |
负载电容(CL): | 50 pF | 逻辑集成电路类型: | AND GATE |
最大I(ol): | 0.024 A | 功能数量: | 4 |
输入次数: | 2 | 端子数量: | 14 |
最高工作温度: | 125 °C | 最低工作温度: | -55 °C |
封装主体材料: | CERAMIC, GLASS-SEALED | 封装代码: | DIP |
封装等效代码: | DIP14,.3 | 封装形状: | RECTANGULAR |
封装形式: | IN-LINE | 包装方法: | TUBE |
峰值回流温度(摄氏度): | NOT SPECIFIED | 电源: | 5 V |
最大电源电流(ICC): | 0.08 mA | Prop。Delay @ Nom-Sup: | 12.9 ns |
传播延迟(tpd): | 12.9 ns | 认证状态: | Not Qualified |
施密特触发器: | NO | 筛选级别: | 38535Q/M;38534H;883B |
座面最大高度: | 5.08 mm | 子类别: | Gates |
最大供电电压 (Vsup): | 5.5 V | 最小供电电压 (Vsup): | 4.5 V |
标称供电电压 (Vsup): | 5 V | 表面贴装: | NO |
技术: | CMOS | 温度等级: | MILITARY |
端子形式: | THROUGH-HOLE | 端子节距: | 2.54 mm |
端子位置: | DUAL | 处于峰值回流温度下的最长时间: | NOT SPECIFIED |
宽度: | 6.67 mm | Base Number Matches: | 1 |
型号 | 品牌 | 替代类型 | 描述 | 数据表 |
CD74ACT08EE4 | TI |
完全替代 |
QUADRUPLE 2-INPUT POSITIVE-AND GATES | |
CD74ACT08E | TI |
完全替代 |
QUADRUPLE 2-INPUT POSITIVE-AND GATES | |
SN74ACT08N | TI |
类似代替 |
QUADRUPLE 2-INPUT POSITIVE-AND GATES |
型号 | 品牌 | 获取价格 | 描述 | 数据表 |
CD54ACT08M | ETC |
获取价格 |
Logic IC | |
CD54ACT103A | INTERSIL |
获取价格 |
Dual “J-K” Flip-Flop with Set and Reset | |
CD54ACT109 | TI |
获取价格 |
DUAL J-K FLIP-FLOP WITH SET RESET | |
CD54ACT109 | INTERSIL |
获取价格 |
Dual “J-K” Flip-Flop with Set and Reset | |
CD54ACT109_08 | TI |
获取价格 |
DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET | |
CD54ACT109E | ETC |
获取价格 |
Logic IC | |
CD54ACT109EN | ETC |
获取价格 |
Logic IC | |
CD54ACT109F | ETC |
获取价格 |
Logic IC | |
CD54ACT109F3A | TI |
获取价格 |
DUAL J-K POSITIVE-EDGE-TRIGGERED FLIP-FLOPS WITH CLEAR AND PRESET | |
CD54ACT109H | GE |
获取价格 |
J-Kbar Flip-Flop, ACT Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Output |