Datasheet > 逻辑 > 栅极> CD4019BCSJ

CD4019BCSJ

更新时间： 2024-11-02 22:56:43

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		栅
页数	文件大小	规格书
6页	62K
描述
Quad AND-OR Select Gate

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

CD4019BCSJ 技术参数

生命周期：	Obsolete	零件包装代码：	SOIC
包装说明：	SOP, SOP16,.3	针数：	16
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.26	其他特性：	CONFIGURABLE AS QUAD 2:1 MUX
系列：	4000/14000/40000	JESD-30 代码：	R-PDSO-G16
长度：	10.2 mm	负载电容（CL）：	50 pF
逻辑集成电路类型：	AND-OR GATE	功能数量：	4
输入次数：	2	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-55 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	SOP
封装等效代码：	SOP16,.3	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	电源：	5/15 V
Prop。Delay @ Nom-Sup：	300 ns	传播延迟（tpd）：	300 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	2.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	15 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	MILITARY
端子形式：	GULL WING	端子节距：	1.27 mm
端子位置：	DUAL	宽度：	5.3 mm
Base Number Matches：	1

CD4019BCSJ 数据手册

October 1987

Revised January 1999

CD4019BC

Quad AND-OR Select Gate

General Description

Features

The CD4019BC is a complementary MOS quad AND-OR

select gate. Low power and high noise margin over a wide

voltage range is possible through implementation of N- and

P-channel enhancement mode transistors. These comple-

mentary MOS (CMOS) transistors provide the building

blocks for the 4 “AND-OR select” gate configurations, each

consisting of two 2-input AND gates driving a single 2-input

OR gate. Selection is accomplished by control bits K_Aand

■ Wide supply voltage range: 3.0V to 15V

■ High noise immunity: 0.45 V_DD(typ.)

■ Low power TTL compatibility: Fan out of 2 driving 74L

or 1 driving 74LS

Applications

•

AND-OR select gating

K_B. All inputs are protected against static discharge dam-

age.

Shift-right/shift-left registers

True/complement selection

AND/OR/EXCLUSIVE-OR selection

Ordering Code:

Order Number

CD4019BCM

CD4019BCSJ

CD4019BCN

Package Number

M16A

Package Description

16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150” Narrow

16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

M16D

N16E

16-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300” Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” to the ordering code.

Connection Diagram

Pin Assignments for DIP, SOIC and SOP

Top View

DS005952.prf

www.fairchildsemi.com

12 3 4 5 6

中文翻译

下载PDF

与CD4019BCSJ相关器件

型号	品牌	获取价格	描述	数据表
CD4019BCSJX	FAIRCHILD	获取价格	Quad 2-input OR Gate
CD4019BD	ROCHESTER	获取价格	4000/14000/40000 SERIES, QUAD 2-INPUT AND-OR GATE, CDIP16, PACKAGE-16
CD4019BD	RENESAS	获取价格	IC,LOGIC GATE,QUAD 2-INPUT OR,CMOS,DIP,16PIN,CERAMIC
CD4019BD3	RENESAS	获取价格	IC,LOGIC GATE,QUAD 2-INPUT OR,CMOS,DIP,16PIN,CERAMIC
CD4019BDMSH	RENESAS	获取价格	AND-OR Gate, 4000/14000/40000 Series, 4-Func, 2-Input, CMOS, CDIP16
CD4019BDMSR	RENESAS	获取价格	4000/14000/40000 SERIES, QUAD 2-INPUT AND-OR GATE, CDIP16
CD4019BE	TI	获取价格	CMOS Quad AND/OR Select Gate
CD4019BE	RENESAS	获取价格	IC,LOGIC GATE,QUAD 2-INPUT OR,CMOS,DIP,16PIN,PLASTIC
CD4019BEE4	TI	获取价格	CMOS 四路与/或选择门 \| N \| 16 \| -55 to 125
CD4019BEX	RENESAS	获取价格	IC,LOGIC GATE,QUAD 2-INPUT OR,CMOS,DIP,16PIN,PLASTIC

与CD4019BCSJ相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

12
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

6
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

30
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

29

产品中心

服务支持

精选活动

关于我们

帮助中心

CD4019BCSJ

CD4019BCSJ 技术参数

CD4019BCSJ 数据手册

与CD4019BCSJ相关器件

与CD4019BCSJ相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

CD4019BCSJ

CD4019BCSJ 技术参数

CD4019BCSJ 数据手册

与CD4019BCSJ相关器件

与CD4019BCSJ相关文章

您还可以找

您在本页遇到什么问题？